

Bibliographic data: JP 8172624 (A)

MPEG SIGNAL DECODING AND ITS METHOD

Publication

1996-07-02

WSE ADRIAN PHILIP (GB); DEWAR KEVIN D (GB); JONES ANTHONY MARK (GB); SOTHERAM MARTIN WILLIAM (GB); SMIT OLLIN (GB); FINCH HELEN ROSEMARY (GB); CLAYDON ANTHONY PETER JONN (GB); PATTERSON DONALD WILLIAM VIGB); BRANES MARK (GB); KULIGOWSKI ANDREW PETER (GB); ROBBINS WILLIAM PHILIP (GB); BIRCH INFOLOSI (GB); CH. Inventor(s):

DISCOVISION ASS (US) +

Applicant(s):

Classification:

G06F12/00; G06F12/02; G06F12/06; G06F13/00; G06F13/16; G06F13/28; G06F13/37; G06F3/14; G06T9/00; H03M7/30; H03M7/42; H04L7/08; H04M5/82; H04M7/86; H04M7/32; H04M7/50; H04M7/62; G06F12/04; (IPC1-7); H04M5/92; H04M7/24 International:

4946

- European: JP19950224473 19950728

G06F12/02B; G06F12/06A; G06F13/16; G06F13/28; H04N7/26A4V; H04N7/26L; H04N7/26L2; H04N7/50; H04N7/50E2; H04N7/62

Application


Priority

GB19940015413 19940729; GB19950011569 19950607

Also published

Abstract of JP 8172624 (A)

PROBLEM TO BE SOLVED: To decide whether or not an image is delayed by using a 1st, counter so as to keep a system time in a circuit and allowing a 2nd counter to decide a display time error between the system time and its local copy, SOLUTION: A clock reference 253 is decoded by a system separator 254, and the decoded signal is fed to a 1st counter 255 that counts a time incremented by a prescribed frequency, and also loaded to a 2nd counter 258 placed in a video decoder 270. Then a time stamp passes through a video buffer 271, where it is delayed by a same amount as video data. They are compared next with a time local copy so that whether or not an image is faster or slower is discriminated. The counter 255 keeps a system time in a 1st circuit and is synchronously with the counter 258. Furthermore, the counter 258 keeps a local copy of the system time and decides a display time error with respect to the system time by comparing the copy with the time stamp.



Last updated: 04.04.2011 Worldwide Database 5.7.20; 92p

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-172624 (43)公開日 平成8年(1996)7月2日

(51) Int.Cl. ⁴ H 0 4 N	7/24	識別記号	庁内整理番号	FΙ			:	技術表示箇所
	5/92			H04	N 7/13		z	
					5/ 92		Н	
			審查請求	未請求	前求項の数	9 書面	外国語出顧	(全596頁)


(21)出顧番号	特顧平7-224473	(71)出顧人	591226829
			ディスコピジョン アソシエイツ
(22)出願日	平成7年(1995)7月28日	!	アメリカ合衆国,カリフォルニア州 92714、アーパイン,スウィート 200,メ
(31)優先権主張番号	9415413. 5		イン・ストリート 2355
(32)優先日	1994年7月29日	(72)発明者	エイドリアン ピー、 ワイズ
(33) 優先権主張国	イギリス (GB)		イギリス国 プリストル ピーエス16 1
(31)優先権主張番号	9511569.7		エヌエーフリーチエイ ウェストポーンコ
(32) 優先日	1995年6月7日		テージズ 10
(33)優先権主張国	イギリス (GB)	(72)発明者	ケピン ディ・ デュワー
			イギリス国 プリストル ピーエス? 8
			エイチエイチ パークレイアベニュ 16
		(74)代理人	弁理士 伊藤 嘉昭
			最終頁に続く

(54) 【発明の名称】 MPEG信号復号方法及び装置

(57)【要約】

【課題】 パイプライン処理マシンとして配置された二 線式インターフェースにより相互接続された複数のステ ージを用いたMPFGビデオ拡張方法及び装置を提供す

【解決手段】 制御トークン及びデータトークンがトー クン形式の制御及びデータの両方を担持する単一の二線 式インターフェースに渡される。トークンデコード回路 がステージの内の或るものに配置され、トークンの内の 或るものをそのステージに関係する制御トークンとして 認識し、認識されない制御トークンをパイプラインに沿 って通過させる。再整理処理回路が選択されたステージ 内に配置され、認識された制御トークンに応答し、識別 されたデータトークンを扱うようにそのステージを再構 成する。メモリアドレス指定、共通処理ブロックを用い たデータ変換、時間同期、非同期バッファリング、ビデ オ情報の記憶、並列ハフマンデコーダ、等を含むシステ ムを実動化するために種々の独特が支援サブ・システム の回路及び処理技術が開示されている。



【特許請求の範囲】

【請求項1】 時間を同期させるための装置であって、 提示時間を決定するタイムスタンプと、

第1の回路内のシステム時間を初期化するためのクロック基準と、

第1の回路内のシステム時間を維持するための前記クロック基準と通信する第1の時間カウンタと、

前記クロック基準により初期化される第2の回路内の前 記第1の時間カウンタと同期した第2の時間カウンタで あり、前記システム時間の局所コピーを維持し、前記タ 10 イムスタンプを前記第2の時間カウンタに比較すること によって前記システム時間の局所コピーと前記システム 時間との間の提示時間エラーを決定するための前記第2 のカウンタとから成ることを特徴とする前記時間同期接 図。

【請求項2】 システムデコーダ及びビデオデコーダを 同期させるための装置であって、

システムデコーダと、

表示時間を決定するタイムスタンプと、

前記システムデコーダ内のシステム時間を初期化するた 20 めのクロック基準と、

前記システムデコーダ内のシステム時間を維持するため の前記分ロック基準と通信する第1の時間カウンタと、 前記第1の時間カウンタに同期した前記ピデオデコーダ 内の前記クロック基準により初期化される第2の時間カ ウンタであり、システム時間の局所コピーを維持し、タ イムスタンプを的第2の時間カンタに比較すること によってシステム時間の前記局所コピー及び前記システ ム時間の間の表示タイミングエラーを決定するための第 2の時間カウンタとから成ることを特徴とする前記同期 30 装置。

【請求項3】 第1の回路及び第2の回路を同期させる ための装置であって、

第1の回路内のシステム時間を初期化するためのクロック基準であって、システム時間を維持するために前記第 1の回路は該クロック基準と通信する時間カウンタを有 している前記クロック基準と、

基本ストリーム時間を提供するための前記第1の回路内 の第1の基本ストリーム時間カウンタとから成り、

前記第1の回路はタイスタンプを受け取るように成さ 40 方法。 れており、また前記第1の回路は基本ストリーム時間を 前記タイムスタンプに加算しシステム時間を縦算するこ て、 とにより同期時間を生成するように成されており、 しきい

前記第2の回路は前記第1の回路から同期時間を受取る ように成されており。前記基本ストリーム時間の局所コ ビーを提供し、同期時間を前記基本ストリーム時間の局 所コピーに比較することにより前記システム時間及び前 記タイムスタンプの間のタイミングエラーを決定するた めの前記第1の基本ストリーム時間カウンタに同期した 第2の基本ストリーム時間カウンタを有しており、 2 これによってタイミング・エラーを決定するために前記 クロック基準信号が前記第2の回路に直接的に渡される 必要を無くしたことを特徴とする前記同期装置。

【請求項4】 第1の回路及び第2の回路を同期させる ための装置であって、

第1の回路内のシステム時間を初期化するためのクロッ ク基準と

前記第1の回路はシステム時間を維持するために前記クロック基準と通信する時間カウンタを有しており、

ビデオ復号時間を提供する第1のビデオ時間カウンタと から成り。

前記第1の回路はビデオタイムスタンプを受け取り、ビ デオ復号時間をビデオタイムスタンプに加算しシステム 時間を滅算することにより同期時間を生成するように成 されており。

納記第2の国際は前記第1の国際からの周期時間を受取 るように成されており、ビデオ復号時間の周所コピーを 級け、前定周期時間を前記ビデオ復号時間の周所コピー に比較することにより前記システム時間及び前記ビデオ タイムスタンプの間のタイミングエラーを決定するため の前記第10位アオ時間カウンタに同別した第2のビデ

オ時間カウンタを有しており、 これにより、タイミング・エラーを決定するために前記 クロック基準信号が前記第2の回路に直接的に渡される れる必要を無くしたことを特徴とする前記同期装置。

【請求項5】 タイミング情報を提供するための方法で

パケットヘッダー内に担持されるタイムスタンプであ り、データのパケット内の最初の画面を示す前記タイム スタンプを有するビデオデータストリームを設け、

前記パケットヘッダーから取り出されてレジスタに配置された有効タイムスタンプ情報を示すフラグを有するレジスタを影け、

前記ビデオデータストリームから前記タイムスタンプを 除去して前記レジスタに配置し、

画面スタートに遭遇し、有効なタイムスタンプ情報が前 記レジスタに含まれるか否かをフラグの状態をチェック することにより判別するために前記レジスタの状態をそ の後に調べることを特徴とする前記タイミング情報検出 方注

【請求項6】 ビデオを復号処理するための方法であって、

しきい値に対する表示時間エラーを決定し、

その後の処理のためにビデオデータをトークンに構文解 析し、

タイムスタンプトークンが示されたか否かを判別し、 タイムスタンプトークンをピテオ時間に比較し、 比較値を生成してタイミングエラーの指示を決定し、 タイミングエラーが指示された時にはしきい値と比較し

50 た時に比較値が許容可能なパラメータ内にあるか否かを

判別し、

比較値が許容可能なパラメータ外にあるときにこれを表 示する各ステップから成ることを特徴とする前記復号処 理方法。

【請求項7】 システムデコーダ及びビデオデコーダを 使用する装置であって、

MPEGシステムストリームを受け入れるように成さ れ、ストリームからビデオデータ及びビデオタイムスタ ンプを分離するシステムデコーダを有し、

カウンタを有しており、

前記ビデオデータ及び前記ビデオタイムスタンプを受け 入れるビデオデコーダを有し、

前記ピデオシステムは前記第1の時間カウンタと同期し た第2の時間カウンタを有し、

前記ビデオデコーダは前記ビデオデータを実質的に一定 の速度で受け入れ前記ビデオデータを可変の速度で出力 し、ビデオタイムスタンプを渡すためのビデオデコーダ パッファを有することを特徴とする前記装置。

【請求項8】 第1の回路及び第2の回路の間のタイミ 20 も一つのビットを設け、 ングエラーを決定するための方法であって、

第1の回路にシステム時間(SY)、タイムスタンプ (TS) 及び基本ストリーム時間 (ET) を提供し、 基本ストリーム時間(ET)、タイムスタンプ(TS)

及びシステム時間 (SY) を使用し、式 X=ET+T S-SY に従って同期時間 (X) を得て、同期時間 (X) を第2の回路に提供し、

同期した基本ストリーム時間(ET2)を生成し、 同期時間 (X) を用いて式 ET2-X に従ってタイ ミングエラーを得る各ステップから成り、

これによりシステム時間を第2の回路にわたすことなし に第1の回路が第2の回路に同期可能であることを特徴 とする前記タイミングエラー決定方法。 【請求項9】 第1の回路及び第2の回路の間のタイミ

ングエラーを決定する方法であって、 第1の回路にタイムスタンプ (TS) 及び初期時間 (I

T) を提供し、

タイトスタンプ (TS) 及び初期時間 (IT) を使用し T. 式X=TS-1に従って同期時間(X)を求め、 同期時間(X)を第2の回路に提供し、

同期した基本ストリーム時間 (ET) を生成し、 同期時間 (X) を使用し、式 ET-X に従ってタイ

ミングエラーを生成し、

これにより第1の回路は時間を第2の回路にわたすこと 無しに第2の回路と時間同期することが可能であること を特徴とする前記決定方法。

【請求項10】 第1の回路及び第2の回路の間のタイ ミングエラーを輸出するための方法であって、

第1の回路にシステム時間 (SY)、ビデオタイムスタ

ビデオタイムスタンプ (VTS) 及びシステム時間 (S Y) を使用して式X=VT+VTS-SYに従ってビデ オ復号時間 (VT) を得て、

同期時間 (X) を第2の回路に提供し、

第1の回路におけるビデオ復号時間 (VT) に同期した 第2の回路におけるビデオ復号時間 (VT2) を生成

同期時間(X)を使用して式VT2-Xに従ってタイミ ングエラーを得る各ステップから成り、

前記システムデコーダはシステム時間を表す第1の時間 10 これによて、システム時間を第2の回路に渡すこと無し に第1の回路が第2の回路に時間同期可能にしたことを 特徴とする前記検出方法。

【請求項11】 メモリをアドレス指定する方法であっ

τ. 可変幅データをアドレス指定するために用いられる所定 の固定ビット数を有する固定幅の語を提供し、

幅定義フィールド及びアドレスフィールドを有する固定 幅の語を定義し、

幅定義フィールドに終端マーカとして作用する少なくと

アドレスフィールドにデータのアドレスを画定する複数 のビットを定義し、

アドレスフィールド内のビットのサイズを可変幅データ のサイズと逆の関係で変化させ、

幅定義フィールド内のビットの数を可変幅データのサイ ズに対して直接の関係で変化させ、

幅定義フィールド及びアドレスフィールドの幅を変化さ せる一方、可変幅データをアドレス指定するための固定 幅語を維持する各ステップから成ることを特徴とする前 30 紀アドレス指定方法。

【請求項12】 メモリをアドレス指定する方法であっ

「データをアドレス指定するために用いるための所定の 固定数のビットを有する固定幅の語を提供し、

アドレスフィールド及び置換フィールドを有する固定幅 の語を定義し、

データのアドレスを画定する複数のビットを有するアド レスフィールドを定義し、

少なくとも一つの置換ビットを有する可変幅置換フィー 40 ルドを定義し、

置換フィールドはアドレスフィールド及び置換フィール ドの間の終端マーカとして作用する少なくとも一つのビ ットを有しており、

置換フィールドを別個のアドレス指定ソースからの置換 ビットを示すために使用し、

アドレスフィールドの幅と置換フィールドの幅を逆に変 化させる一方、可変幅データをアドレス指定するための 固定幅の語を維持する各ステップから成ることを特徴と する前記アドレス指定方法。

ンプ (VTS) 及びビデオ復号時間 (VT) を提供し、 50 【請求項13】 メモリ内の可変幅データをアドレス指

3

定するための方法であって、

所定幅であり部分語から成る語を有するメモリを設け、 アクセスされるべき部分語を少なくとも有効ビット調整 に回転し、

アクセスされた語が部分語として認識されるように語の 残りの部分を拡張し、語の残りの部分を復元し、

部分語が元の位置に復元されるまで語を回転する各ステ ップから成ることを特徴とする前記アドレス指定方法。 【請求項14】 セレクタと、

ハフマンコード化データを受取るための一対の入力レジ 10 スタであり、その両方が入力を前記セレクタに並列に方 向付ける前記レジスタと、

前記セレクタ及び他のROM表選択入力からの入力を受 取るハフマン符号ROMであり、復号データ出力を提供 する前記R OMとから成る並列ハフマンデコーダ。

【請求項15】 パスをRAMに接続するためのRAM インターフェースであって、

バスから複数のデータ語を受取り、受け取ったデータ語 をバッファリングする手段と、

前記バスから前記複数のデータ語に付随するアドレスを 20 受取る手段と、

RAM内にバッファリングされたデータ語が書き込まれ る一連のアドレスであり、該一連のアドレスは受け取っ たアドレスから進出される一連のアドレスを生成するた めの手段と、

前記バッファリングされたデータ語を生成されたアドレ スにおいてRAM内に書き込むための手段とから成るこ とを特徴とする前記RAMインターフェース。

【請求項16】 バスをRAMに接続するためのRAM インターフェースであって、

RAM内の所定のアドレスに記憶された複数のデータ語

バスから前記複数のデータ語に付随するRAMアドレス を受け取る手段と、

前記RAM内の前記複数のデータ語をアドレス指定する ための一連のRAMアドレスであって、受け取ったアド レスから導出される該一連のアドレスを生成するための 手段と、

前記RAMから読み出されるデータ語をバッファリング するための手段と、

前記RAMから前記アドレス生成手段により生成された 前記一連のRAMアドレスを使用して前記複数のデータ 語を読み出し、前記データ語を前記バッファ手段に書き 込む手段とから成ることを特徴とする前記RAMインタ ーフェース。

【請求項17】 フレームとして構成された符号化され たビデオデータのパッファリング制御するための方法で あって、

フレームの画面番号を判別し、

前記フレームの所望の提示番号を決定し、

前記画面番号が前記所望の提示番号上または以降である ときにバッファが使用可能であることをマークする各ス テップから成ることを特徴とする前記制御方法。

【請求項18】 データを変換するための装置であっ て、

第1のデータストリーム源を画定する第1のラッチ及び 第2のデータストリーム源を画定する第2のラッチを有

前記第1及び前記第2のラッチは演算ユニットと通信

前記演算ユニットはデータを転置装置に供給し、

前記転置装置は前記データを転置して前記第2のラッチ に供給し、

前記第2のラッチはデータを吸収するように配置されて おり、

前記第2のラッチ及び前記第1のラッチは前記第1及び 第2のデータストリームを前記演算ユニットにインター リープした状態で供給し、更に前記インターリープされ た供給において前記第2のラッチは前記第1のラッチか らの供給に割り込まないことが画定されており、

これによって前記第1及び前記第2のデータストリーム のために共通の海算ユニットが使用されることを特徴と する前記データ変換装置。

【請求項19】 共通の演算ユニットを使用してデータ を変換するための処理方法であって、

データを第1のラッチにロードし、所定のサイクル数に 達したときにはデータを演算ユニットに送出し、第1の マーカービットを制御シフトレジスタにロードし、

データを第2のラッチにロードし、第2のラッチはデー 30 タを吸収するように成されており、

第1の制御シフトレジスタが所定の状態に達し、第2の ラッチが所定の量のデータで満たされたときには第2の ラッチ内のデータを演算ユニット送出し、

第2のラッチが所定の量のデータで満たされていなけれ ば第2のラッチからデータ送出せず、

第1のラッチがデータを受け取らないときには第2のラ ッチを回復させる各ステップから成ることを特徴とする 前記処理方法。

【請求項20】 少なくとも2つのメモリアレイと、 40 前記メモリアレイと通信し前記メモリアレイへのデータ

入力を制御する書き込み制御回路と、

前記メモリアレイと通信し、前記メモリアレイへのデー タ入力を制御する読み出し制御回路と、

前記メモリアレイと通信し、前記メモリアレイからのデ ータ出力を制御する制御回路とから成り、

前記書き込み制御回路及び前記読み出し制御回路は前記 メモリアレイの同期した制御を可能にするため通信する ことを特徴とするスイングバッファ装置。

【請求項21】 メモリ内のセルを同期してアクセスす 50 る方法であって、

少なくとも一対のセルを復号するデコーダを使用し、 セルの一つを読み取り、他のセルに書き込む各ステップ

から成ることを特徴とする前記アクセス方法。 【請求項22】 ビデオ情報を記憶するための方法であって、

ビデオ情報をIフレーム、Pフレーム、B1フレーム及

びB2フレームのかたちで提供し、 1フレームを第1のフレーム記憶装置に記憶し、Pフレームを第2のフレーム記憶装置に記憶し、第1の及び第

ームを第2のフレーム記憶装置に記憶し、第1の及び第 2のフィールド記憶装置を有する第3の記憶装置を提供 10 し、第1及び第2のフィールドはそれぞれ少なくとも2 つのメモリ領域に分割されており、;

メモリ領域の選択された部分からのB1フレームを第1 または第2のフィールド記憶装置に記憶し、B2フレームの一部分をメモリ領域のフレームB1が読み出された 選択された部分に書き込み、

これによってビデオ情報を記憶するためにより少ないメ モリを使用することが可能であることを特徴とする前記 ビデオ情報記憶方法。

【請求項23】 「無帳着な」処理のためのメモリであ 20 ップ(b)は、って、 (c) DRAM

一組のメモリアドレスライン、反転アドレスライン及び データラインから成り、前配アドレスライン及び反転ア ドレスラインはデータ語の形でアドレス指定された情報 にアクセスするための復号フォーマットに従って接続さ れており、データライン上の「無頓着な」アドレス位置 はアドレスライン及び前記反転アドレスラインとは接続 されないことを特徴とする前配メモリ。

【請求項24】 二次元画像に関連するデータ器を記憶し、読み出すダイナミック・ランダム・アクセスメモリ 30 (D R A M) にファクセスする方法をおり、D R A M は二つの別値のパンクを有し、各パンクはデータ器を読み出し書き込むためにページ・モードで動作であり、工大元画像は土かし、光成音やプトンレに「構成されており、各セルは画業のM X N マトリクスを含み、各セルに関連する語はパンクの1ページまたはそれ以下を占める前記行法であって、

(a) 各セルに二つのパングの内の特定の一つを割当 て、その特定のセルに関連する全てのデータ語がその特 定のパングの特定の1ページから読み出され書き込まれ るようにし、セルへのパングの割当は各セルがそれらも 同一の行または同一の列にある境界セルとは異なるパン グに関係づけられるように成されるステップと、

(b) 画素のマトリクスから構成され、二次元格子パターンとは整列されていないけれども、二次元格子パターン内のセル内の画素と整列されているセルに関連するデータ語を読み取るステップとから成ることを特徴とする前記アクセス方法。

【請求項25】 二次元画像に関連するデータ語を記憶 L読み出すダイナミック・ランダム・アクセスメモリ (DRAM) にアクセスする方法であり、DRAMは二つの前個のバンクを有し、各バンクはデータ語、各セルが頻素のMXNドリクスを含むてルの二次元格デパターン、バンクの1ページまたはそれ以下を占める各セルに関連する語を書き込み読み出すためにページ・モードで動作可能である前記アクセス方法であって、

(a) 各セルに二つのパンクの内の特定の一つを割当 て、その特定のセルに関連する全てのデータ語がその特定のパンクの特定のパンクの特定のパーページから読み出され書を込まれるようにし、セルへのパンクの削当はそれらちまた同一の行または同一の列にある境界セルとは異なるパンクに

関連づけられるように行われるステップと、

(b) 画素のM×Nマトリクスから構成され、二次元格 子パターンと整列されていないけれども、二次元格子パ ターン内のセル内の画素と軽列されているセルに関連す るデータ語を読み出すステップとから成ることを特徴と する前配アクセス方法。

【請求項26】 前配DRAMは第1及び第2のパンクを含み、非整列セルに関連するデータ語を読み出すステ

(c) DRAMの第1のパンクから、非整列セルに候連 するデータ語を含む格子パターン内のセルの一つに関連 するデータ語を読み出し、

(d) DRAMの第2のパンクから、非整列セルに関連するデータ語を含む格子パターン内の他のセルに関連するデータ語を含む格子パターン内の他のセルに関連するデータ語を読み出し、

(e) 非整列セルに関連するデータ語の全てが読み出されるまでステップ(c)、(d)を繰り返す各ステップを含むことを特徴とする請求項63に記載の方法。

【請求項27】 RAMからRAMの所定の固定パースト長Nより小なる数Mの語にアクセスする方法であり、RAMはRAMからの読み出しおよびRAMへの書き込みを選択的に可能化し不可能化する可能化ラインを含んでいる前記方法であって、

R A Mから読み出しまたは R A Mに書き込むべき N語を 指定し、

Nより小なる数Mの語がRAMから読み出されたかまた はRAMに書き込まれたことを判別し、

て、その特定のセルに関連する全てのデータ副がその特 定のパンクの特定の1ページから読み出され青き込まれ、40 まれたことが判別されたときに R A Mを不可能化するそ ストンにし、セルスのパンクの割写はなせんが不らた。 ステップから成ることを特徴とする場所を

【請求項28】 RAMからRAMの所定の限定パースト長Nより小なる数Mの語を読み出す方法であり、RAMはRAMからの読み出しを選択的に可能化しまた不可能化する可能化ラインを含んでいる前記読み出し方法であって、

RAMから読み出すべきN語を指定し、

Nより小なるM語がRAMから読み出されたことを判別

50 RAMからM語が読み出されたことが判別されたときに

RAMを不可能化する各ステップから成ることを特徴と する前記読み出し方法。

【請求項29】 所定の固定パースト長Nより小なる数 Mの語をRAMに書き込む方法であって、RAMはRA Mへの書き込みを選択的に可能化しまた不可能化する可 能化ラインを含む前記書き込み方法であって、

RAMに書き込むべきN語を指定し、 RAMにNより小なるM語が書き込まれたことを判別

R A Mに M語が書き込まれたことが判別されたときに R 10 AMを不可能化する各ステップから成ることを特徴とす る前記書き込み方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は複数のオーディオ及びビ デオ信号を復号化する新たな改良システムに関し、特 に、複数のMPEGオーディオ及びビデオ信号を復号化 する新たな改良システムに関する。

[0002]

はユニークで特殊な対話型接続トークンをコントロール トークン及びデータトークンの形式で再構成可能なパイ プラインプロセッサとして設けられた複数の適応伸張回 路等に転送するために用いられる単一の2線パスを備え ている。

【0003】米国特許5,111,292号は例えば、 地上伝送用のHDTV (高品位テレビ) 信号を符号化/ 復号化する装置を開示しており、その装置は伝送用の高 及び低優先チャンネルの間に圧縮したビデオコードワー ドを分解する優先選択プロセッサを備えている。高品位 30 ビデオ源信号に応答して圧縮回路は圧縮したビデオデー タを示す階層コードワードCWと、コードワードCWに よって表されるデータの種類を定める関連コードワード Tとを供給する。コードワードCW及びTに応答する優 先選択プロセッサは所定のデータブロックのビット数を 計数し、各チャンネルに備えられるべき各ブロックのビ ット数を決定する。その後、プロセッサはコードワード CWを高及び低優先コードワード列に分解する。その高 及び低優先コードワード列は画像再生に対して比較的よ り重要性の高い及び低い圧縮したビデオデータに各々対 40 一である。 広する。

【0004】米国特許5,122,875号はHDTV 信号を符号化/復号化する装置を開示している。その装 置は高品位ビデオ源信号に応答して圧縮したビデオデー タを示す階層コードワードCWと、コードワードCWに よって表されるデータの種類を定める関連コードワード Tとを供給する圧縮回路を備えている。コードワードC W及びTに応答する優先選択回路はコードワードCWを 高及び低優先コードワード列に分解する。その高及び低 性の高い及び低い圧縮したビデオデータに各々対応す る。高及び低優先コードワード列に応答して転送プロセ ッサは高及び低優先コードワードの高及び低優先転送ブ ロックを各々形成する。各転送ブロックはヘッダ、コー ドワードCW及びエラー検出チェックビットを含む。各 転送ブロックは追加のエラーチェックデータを供給する 前方エラーチェック回路に供給される。その後、高及び 低優先データはモデムに供給され、各伝送用の搬送波に 対して直角振幅変調が施される。

【0005】よって、この技術分野の当業者は従来シス テムの欠点を取り除く新たな改良したビデオ伸張システ ムが要求されていることを長く感じていた。本発明はこ の要求を十分に満たすものである。本発明の実施を明確 にする記載において次の項目は度々用いられ、次の用語 説明によって定義される。

用語説明 プロック:8行×8列のマトリックス画素、すなわち6 4のDCT (離散コサイン変換)係数 (ソース、量子 化、逆量子化)。

【従来の技術】本発明の直列パイプライン処理システム 20 色度(成分):ビットストリームの中で定まる形式で主 要な色に関する2つの色差信号のいずれか1つを表わす マトリックス、ブロック又は信号顕素。色差信号に用い るシンボルは Cr及び Cb である。

> 復号化表現:符号化形式で表される如きデータ成分。 復号化ビデオビットストリーム:この明細書で定められ るような1以上の連続映像の復号化表現。

復号化順:映像が伝送され及び復号化される順番。この 順番は表示順と同一である必要はない。

成分:映像を構成する3つのマトリックス(輝度、及び 2つの色度) のいずれか1つからのマトリックス、プロ ック又は信号画素。

圧縮:データ項目を表すために用いられるビット数への 低減。

デコーダ: 彼号化処理手段の具体例。

復号化(処理):入力復号化ビットストリームを読み取 り復号化した映像又はオーディオサンプルを生成するこ の明細書で定めた処理手段。

表示順:復号化映像が表示される順番。これは、一般 に、復号化映像がエンコーダの入力で存在した順番と同

符号化(処理):この明細書で定められたように入力映 像又はオーディオサンプルのストリームを読み取り有効 な復号化ビットストリームを生成するこの明細書には特 定されていない処理手段。

内部 (イントラ) 復号化:マクロブロック又は映像の復 号化。その復号化はマクロプロック又は映像からだけの 情報を使用する。

輝度(成分):ビットストリームの中で定まる形式で主 要な色に関し信号の単色表現を表わすマトリックス、ブ 優先コードワード列は画像再生に対して比較的より重要 50 ロック又は信号画素。輝度に用いられるシンボルはYで ある。

マクロブロック・誘傷の開ビ成分の16×16の部分から生じる4つの8×8プロックの輝度データと、2つ(4・2:0クロマフォーマット)、4つ(4:2:22クロマフォーマット)、及は8つ(4:4:4クロマフォーマット)、の対応する8×8プロックの色度データ。マクロブロックは画業データを述べるために使用されたり、この明細書のこの部分で定めたシンタックス(syntax)のマウロブロックッグに定められた画素値及びその他のデータ成分の復写化表現のために用いられ10。2の分野の当業者にはその使用は文脈から明らかである。

動き補償: 画素の予測能力を改良するために動きベクト ルの使用。予測は予測エラー信号を形成するために用い られる予め復号化された画素値を含む過去及び/又は未 来の基準映像にオフセットを与えるために動きベクトル を使用する。

動きベクトル:現在の映像の座標位置から基準映像の座標にオフセットを与える動き補償のために用いられる 2 次元ベクトル。

非内部復写化:マクロブロック又は映像の復写化。その 復写化はそのマクロブロック又は映像からだけでなく他 の時間に生じるマクロブロック及び映像からの情報をも 使用する。

画素:PEL:映像の画素

映像:信号係、復写又は復元した映像データ。信号権又 は復元した映像は財政信号及び2つの色度信号を表わす 8ビット数の3つの長方形でトリックスからなる。プロ グレッシィブビデオでは1つの映像は1つのフレームに 等しいが、インターレースビデオでは1つの映像は1つ のフレーム、すなわち前後関係のフレームの表フィール ド又は塞フィールドに関連する。

予測:現在復号化されている画素値又はデータ成分の見 込みを与えるために予測器の使用。

再構成可能な処理ステージ (RPS): 認識したトーク ンに応答して様々な動作を行なうためにそれ自身を再構 成する段階。

スライス:連続したマクロブロック。

トークン:制御及び/欠はデータ機能用の対話型検索メ ッセージパッケージの形状の一般的な結合ユニット スタートコード [システム及びピデオ]: 単一の符号化 ピットストリームに挿入される32ピットのコード。そ れらは符号化シンタックスの構成のいくつかを講別する ことを含な触をな目的で用いられる。

可変長符号化; VLC:頻繁に起きるイベントに短いコードワードを割り当てたまに起きるイベントに長いコードワードを割り当てる符号化の可逆処理。

ビデオ列: 1以上の連続映像。

[0006]

【課題を解決するための手段】本発明は様々な制御及び 50 比較することによりシステム時間のローカルコピーとシ

DATAトークンを有する2線ペイプラインシステムに おける使用に特に適用される新たな改良された方法及び 装置を提供する。システムの主要な成分は、スタート符 号デコーダと、ハフマンデコーダ及びマイクロブログラ マブル状態マシン(MSM)を含むビデオ分析器と、差 整置コサイン変換(IDCT)と、連動したアドレス発 生ユニットを有する同期DRAMコントローラと、適正 予測回路と、アップサンプリング及びビデオタイミング 発生を含む表示回路とを含む。

12

10【0007】更に重要なことは、本発明の様々な実施例は、パイプライン処理機器として配置される2線インターフェースによって相互接続された複数のステージ

(段) を利用するMPEOビデオ伸馬が法及び接機を含 むビデオ復写化システムの様々な態様において更なる改 夢のために長く存在した変更を満たす。制御トークン及 びDATAトークンはトークン形式で制御及びデータ両 方を運搬する1つの2線インターフェースを介して供給 する。トークン低号回路に設けられたステージに適切な 制御トークンとして所定のトークンを機関し、パイプラ になかしていたが、100円である。再構成処理回路は選択され たステージに設けられ、類別された側下トークンに応答 たステージに設けられ、類別された側下トークンに応答 たて野生教師を開か、一クンを機関するきなステージを再構成する。独特のサーボート割システム回路及び 処理技術の構広や変更は、メモリアドレス指定、共通処 理ゴロックを用いるデータを機、時間間別、非門関スイ

ングパッファリング、ビデオ情報の記憶、並列ハフマン

デコーダ等を含んでシステムを実施するために開示され

【0008】例として、また必要に限定するためではな く、本発明は、様々な特徴の中に、表示時間を決定する タイムスタンプと、第1の回路内のシステム時間を初期 化するクロック基準と、第1の回路内のシステム時間を 維持するクロック基準との伝達をなす第1時間カウンタ と、その第1時間カウンタと同期をとった第2の回路内 のクロック基準によって初期化される第2時間カウンタ とを有して時間の同期をとり、システム時間のローカル コピーを維持し、タイムスタンプと第2時間カウンタと を比較することによりシステム時間のローカルコピーと 40 システム時間との間の表示タイミングエラーを決定する 装置を備えている。それは更に、表示時間を決定するた めにタイムスタンプと、システムデコーダ内のシステム 時間を初期化するクロック基準と、システムデコーダ内 のシステム時間を維持するクロック基準との伝達をなす 第1時間カウンタと、その第1時間カウンタと同期をと った第2の回路内のクロック基準によって初期化される 第2時間カウンタとを用いてシステムデコーダ及びビデ オデコーダとの同期をとり、システム時間のローカルコ ピーを維持し、タイムスタンプと第2時間カウンタとを

ステム時間との間の表示タイミングエラーを決定する装 置を備えている。

【0009】その他の実施例は、第1の回路内のシステ ム時間を初期化するクロック基準を用いて第1の回路及 び第2の回路の同期をとる装置を備え、第1回路はシス テム時間を維持するためのクロック基準との伝達をなす 時間カウンタを有し、その装置は更に、基本ストリーム 時間を与えるために第1の回路内に第1基本ストリーム タイムカウンタを含む。第1の回路はタイムスタンプを 入力するように適合され、第1の回路は基本ストリーム 10 するために16ビットにされる装置が備えられている。 時間とタイムスタンプとを加算しシステム時間を減算す ることにより同期時間を発生する。第2の回路は第1の 回路からの同期時間を入力するように適合され、基本ス トリーム時間のローカルコピーを与え、かつ同期時間と 基本ストリーム時間のローカルコピーとを比較すること によりシステム時間とタイムスタンプとの間のタイミン グエラーを決定する第1基本ストリーム時間カウンタと 同期した第2基本ストリーム時間カウンタを有する。こ のように、クロック基準信号はタイミングエラーを決定 するために第2の回路に直接供給される必要はない。 【0010】他の実施例においては、第1の回路及び第 2の同路の同期をとる装置は第1の同路内のシステム時 間を初期化するクロック基準を有している。第1の回路 はシステム時間を維持するクロック基準との伝達をなす 時間カウンタと、ビデオ復号時間を与える第1ビデオ時 間カウンタとを有している。その第1の回路はビデオタ イムスタンプを入力する用に適合され、ビデオ復号時間 をビデオタイムスタンプに加算しシステム時間を減算す ることにより同期時間を発生する。第2の回路は第1の 回路からの同期時間を入力するように適合され、ビデオ 30 復号時間のローカルコピーを与え、かつ同期時間とビデ オ復号時間のローカルコピーとを比較することによりシ ステム時間とビデオタイムスタンプとの間のタイミング エラーを決定する第1ビデオ時間カウンタと同期した第 2ビデオ時間カウンタを有する。よって、クロック基準 信号はタイミングエラーを決定するために第2の回路に 直接供給される必要はない。

【0011】本発明は、またパケットヘッダ内にタイム スタンプを有するビデオデータストリームを備えること によりタイミング情報を与える方法を含み、そのタイム 40 本ストリームタイム (ET2)を発生し、同期した時間 スタンプはデータのパケットの内の最初の映像に関して いる。次のステップにおいて、レジスタはパケットヘッ ダから取り出されレジスタ内に保持される有効なタイム スタンプ情報を示すために用いられるフラグを備える。 次に、タイムスタンプはビデオデータストリームから取 り去られてレジスタ内に保持される。次いで、その方法 は映像開始となり、それに続いてフラグ状態をチェック することによって有効タイムスタンプ情報がレジスタに 含まれるか否かを判別するためレジスタの状態を試験す る。有効タイムスタンプ情報がレジスタ内に含まれるな 50 て、式X=TS-1に応じて第2の回路に同期時間

らばタイムスタンプは映像開始に応答して発生され、そ して、そのタイムスタンプはデータストリーム内に戻さ わる-

【0012】他の実施例は上記したように、基本ストリ ― ム時間カウンタが16ビットに制限される装置を含 む。同様に、上記したように、基本ストリームデコーダ 内に設けられた第2基本ストリーム時間カウンタが16 ビットに制限される装置が備えられている。更に、上記 したように、同期時間は基本ストリームデコーダを制御

【0013】また、本発明はビデオを復号し、閾値に対 する表示時間エラーを決定する処理を有する。それは更 なる処理を行い、タイムスタンプトークンが示されてい るか否かを判別し、そのタイムスタンプトークンをビデ オデータと比較するためにトークン内のビデオデータを 分析し、タイミングエラー量を判別するために比較した 値を発生する。次に、関値に対して比較されたときに比 較した値がタイミングエラーが示されたときの許容パラ メータ内にあるか否かが判別され、その比較した値が許 20 容パラメータ以外にあるときを示す。

【0014】代替実施例はシステムデコーダとビデオデ

コーダとを用いる装置を含む。そのシステムデコーダは MPEGシステムストリーム及び多重分離ビデオデータ とそのストリームからのビデオタイムスタンプとを受け 入れるように適合される。そのシステムデコーダはシス テム時間を示す第1時間カウンタを有する。ビデオデコ ーダはほぼ一定のレートでビデオデータを受け入れ、か つ可変レートでそのビデオデータを出力し、ビデオタイ ムスタンプを供給するビデオデコーダバッファを有す る。ビデオデータから映像を復号するビデオデコーダは 復号された映像のためのビデオタイムスタンプを適切な 表示時間を決定するように第2時間カウンタと比較す る。第1の回路にシステム時間 (SY)、タイムスタン プ (TS) 及び基本ストリーム時間 (ET) を与えるこ とにより第1の回路と第2の回路との間の時間エラーを 決定し、基本ストリーム時間(ET)、タイムスタンプ (TS) 及びシステム時間 (SY) を用いることによっ て同期時間(X)を得て、式X=ET+TS-SYに応 じて第2の回路に同期時間 (X) を与えかつ同期した基 を用いることによって時間エラーを得る方法が備えら

同期した時間にすることができる。 【0015】第1の回路と第2の回路との間の時間エラ ーを決定する他の方法は次のステップを有している。す なわち、第1の回路にタイムスタンプ(TS)及び初期 時間 (IT) を与え、タイムスタンプ (TS) 及び初期 時間(IT)を用いることによって同期時間(X)を得

れ、よって、第2の回路にシステム時間を供給すること なく、式ET2-Xに応じて第1の回路は第2の回路に

(X) を与えると共に同期した基本ストリーム時間 (E T)を発生し、同期した時間(X)を用いて式ET-X に広じて時間エラーを得る。このように、第1の回路 は、第2の回路にシステム時間を供給することなく、第 2の回路に同期した時間にすることができる。

【0016】更に、第1の回路と第2の回路との間の時 間エラーを決定する他の方法は次のステップを有してい る。 すなわち、第1の回路にシステム時間 (SY) 、 ビ デオタイムスタンプ (VTS) 及びビデオ復号時間 (V T) を与え、ビデオ復号時間 (VT)、ビデオタイムス 10 タンプ (VTS) 及びシステム時間 (SY) を用いるこ とによって同期時間(X)を得て、式X=VT+VTS - S Y に応じて第2の同路へ同期時間(X)を与えると 共に第1の回路内のビデオ復号時間(VT)に同期した 第2の回路内のビデオ復号時間 (VT2)を発生し、同 期した時間(X)を用いかつ式VT2-Xに応じて時間 エラーを得る。よって、第1の回路は、第2の回路にシ ステム時間を供給することなく、第2の回路に同期した 時間にすることができる。

【0017】本発明においては、並列ハフマンデコーダ 20 制限はない。 プロックは、ハフマン符号化可変長符号(Huffma n coded Variable Length C odes: VLCs) 及び固定長符号 (Fixed L ength Codes: FLCs) を復号化し、分析 マイクロプログラマブル状態マシン(Micropro grammable state machine: M SM) の制御の元でトークンを介して供給し、高い処理 能力を維持する。

【0018】本発明の実施例においては、符号テーブル 索引技術は動作要求を達成するためハフマン符号を復号 30 に用いられるべき固定ビット数を有し、かつ幅設定フィ 化1. 実際に不規則又は非標準である第2のMPEGー 2 変換係数テーブルを処理するために用いられる。本発 明の実施は、外部コントローラの助けなく単一のサイク ル内にストリームからのある非常に複雑な成分を復号化 することを容易にする。そのような複雑な成分の例はエ スケープ符号化係数 (Escape-coded co efficients)、イントラDC値(Intra -DC values)及び動きベクトルデルタ (Mo tion Vector delta) であり、それら の全ては結合したVLC/FLC成分としてストリーム 40 べき所定の固定ビット数を有する固定幅ワードを供給 内に与えられる。

【0019】VLCを復号化するため入力は、最上位及 び最下位データを処理する2つの入力データレジスタに 先ず読み込まれる。セレクタはROM入力で次のVLC の始めを割り当てるために用いられる。よって、非常に 早いVLCを復号するためにセレクタはその59ビット 入力の最初の28ビットを出力し、それらの最初の16 ビットはハフマン符号ROM302に供給される。それ に続くVLCに対してセレクタはここまで符号化された る。その計数値は復号化されるままに、実行合計に各V L.C.のサイズを加算することによって保持される。様々 なワード幅は、復号することができる最大符号化サイズ (28ビットのMPEG-1エスケープ符号化係数)の 結果と、16ビットである最大VLCサイズ(DCT係 数テーブル)とある。

16

【OO20】「テーブル選択」入力はMPEGによって 要求される様々な異なるハフマン符号テーブル間の選択 のために用いられる。ROMはセレクタ/シフタで制御 されるアドレスを有している。ROMはVLCテーブル 索引計算を行い、それに続いてデータ索引動作(ind ex-to-operation) が復号化データを生 成する。

【0021】索引計算は、与えられたデータを生成する ハフマン符号を処理するために実行される「ドントケア (don't care)」マッチングを有する内容ア ドレス指定可能メモリ (CAM) の動作でる。索引生成 は(むしろアルゴリズム的に)テーブル索引(ルックア ップ) 方法で行われるので、標準のテーブルを処理する

【0022】本発明において、ROMのアドレスは2つ のフィールド内にある。大きいフィールドは復号化され るべきビットパターンであり、小さいフィールドは調べ られるべきハフマン符号を選択する。完全なMPEG符 号テーブルに加えて、ROMは所定の符号テーブル用に 存在する不当なVI.Cパターンを識別する入力を有す

【0023】本発明の他の実施例において、プロシージ (処理) は、可変幅データをアドレス指定するため ールド及びアドレスフィールドを有する固定幅を有する ワードを与えるために用いられる。また、データをアド レス指定するために用いられるべき固定ビット数を有 し、かつ置換フィールド及びアドレスフィールドを有す る固定幅ワードを有するメモリをアドレス指定するプロ シージャと、状態マシン及び演算コアを含んでメモリを アドレス指定する装置とがある。

【0024】メモリをアドレス指定するプロシージャ は、可変幅データをアドレス指定するために用いられる し、幅設定フィールドと、終端マーカとして作用するた め少なくとも1ビットを幅設定フィールドに与えるアド レスフィールドとを備えた固定幅ワードを設定し、デー タのアドレスを設定する複数のビットからなるアドレス フィールドを設定し、可変幅データのサイズと反比例し てアドレスフィールド内のビットサイズを変化させ、可 変幅データのサイズに比例して幅設定フィールド内のビ ット数を変化させ、可変幅データをアドレス指定する固 定幅ワードを保持する一方、幅設定フィールド及びアド ビットの合計の計数値に応じた入力を効果的にシフトす 50 レスフィールドの幅を変化させることによって特徴づけ (10)

られる。 【0025】メモリをアドレス指定するプロシージャ は、また、データのアドレスを設定する複数のビットか らなるアドレスフィールドを設定し、少なくとも1つの 置換ビットからなる可変幅置換フィールドを設定し、そ の置換フィールドはアドレスフィールドと置換フィール ドとの間に終端マーカとして作用するために少なくとも 1 ビットを有し、分離のアドレス指定源からの置換ビッ トを示すために置換フィールドを用い、可変幅データを アドレス指定する固定幅ワードを保持する一方、アドレ 10 スフィールドの幅と置換フィールドの幅とを逆に変化さ ける。

【0026】本発明においては、メモリ内の可変幅デー タをアドレス指定する処理は、所定の幅でかつ部分ワー ドからなるワードを有するメモリを備え、最下位ビット 調整にアクセスさせるために部分ワードを循環させ、ア クセスしたワードが部分ワードとして認識されるように ワードの残り部分を拡張し、ワードの残り部分を元に戻 して部分ワードが元の位置に戻るまでワードを循環させ ることによって特徴づけられる。

【0027】本発明は、メモリをアドレス指定する方法 及び装置を含み、ワードは可変幅データをアドレス指定 するために用いられるべき固定ビット数を有し、かつ幅 設定フィールド及びアドレスフィールドを有する固定幅 で与えられる。更に、データをアドレス指定するために 用いられるべき固定ビット数を有し、かつ置換フィール ド及びアドレスフィールドを有する固定幅ワードを有す るメモリをアドレス指定するプロシージャが用いられ る。

【0028】本発明は、RAMからそのRAMの所定固 30 かパッファにマークをつけることを含む。 定パースト長Nより少ない数Mのワードをアクセスする 方法であって、そのRAMはRAMからの読み出し及び R A Mへの書き込みを選択的に可能及び不可能にするイ ネーブルラインを含み、その方法は、RAMから読み出 され又はRAMへ書き込まれるNのワードを配列し、N より小さいMのワードがRAMから読み出され又はRA Mへ書き込まれているときを判別し、MのワードがRA Mから読み出され又は R A Mへ書き込まれたとき R A M を不動作にさせることからなる。

【0029】本発明は、2次元の映像と対応したデータ 40 ワードを記憶し及び読み出すためにダイナミックランダ ムアクセスメモリ (DRAM) をアクセスする方法であ って、そのDRAMは2つの分離したバンクを有し、各 パンクはデータワードを読み出す及び書き込むページモ ードを動作することができ、2次元映像はセルの2次元 グリッドパターンの中に構成され、各セルは画素のMX Nマトリックスを含み、各セルと対応したワードはバン クの1ページ以下を占め、その方法は、(a) 2のバン クのうちの特定の1つと対応した全てのデータワードが その特定のバンクの特定のページについて読み出され及 50 発明の理論背景

び書き込まれるように各セルに2のバンクのうちの特定 の1つを割り当て、同一の行又は同一の列のいずれかに ある隣り合うセルよりも異なるバンクと各セルが対応す るようにセルへのバンクの割り当てがされており、 (b) 画素のマトリックスからなるセルと対応し、2次

元グリッドパターンと位置合わせせず、2次元グリッド

18

パターン内のセルの画素と位置合わせされたデータワー ドを読み出し、(c) 2次元グリッドパターン内のセル が位置合わせされていないセルと対応したデータワード を含むことを識別し、(d)位置合わせされていないセ ルと対応したデータワードを含むように識別されたグリ ッドパターンの中のセルの一方と対応するデータワード をDRAMの第1のパンクから読み出し、(e)位置合 わせされていないセルと対応したデータワードを含むよ うに識別されたグリッドパターンの中のセルの他方と対 応するデータワードをDRAMの第2のパンクから読み 出し、(f)位置合わせされていないセルと対応したデ ータワード全てが読み出されるまで(e)及び(f)を

20 【0030】本発明は、RAMへのバスを接続するRA Mインターフェースを提供し、分離アドレス発生器はア ドレスを発生し、RAMインターフェースはRAMをア ドレス指定するために必要である。そのアドレス発生器 は2線インターフェースを介してRAMインターフェー スと伝達転送する。本発明はフレーム又はフィールドと して構成された符号化ビデオデータのパッファリングを 制御する方法を含む。この方法は各入力符号化フレーム の映像番号を決定し、常に期待の表現番号を決定し、そ の映像番号がその表現番号以降のとき準備としていずれ

【0031】よって、デオデータを復号化するシステム の設計、開発及び利用と関係したことについて、本発明 の様々な特徴によって達成されるように拡張した実施の ための必要を長く認める。本発明のその他の目的及び利 点は図面と共に必要とされる次の詳細な説明から明らか になる。

[0032]

繰り返すことである。

【実施例】以下の「本発明の詳細な説明」は次の章を含 んでいる。

 メモリアドレス指定についての本発明の詳細な説明 固定幅ワード内の可変長フィールド

アドレス指定を換えるための可変長フィールドを備えた 固定幅ワードの使用

アドレス置換

固定幅ワードを備えた可変幅データのアドレス指定 マイクロコード化可能な状態マシン構造

演算コア

2) 共通処理プロックを用いたデータ変換の発明の詳細 た説明

- 3) 時間同期についての本発明の詳細な説明
- 4) 非同期のスイングバッファリングについての本発明
- 5) ビデオ情報の記憶についての本発明の詳細な説明 6) 並列ハフマンデコーダについての本発明の詳細な説
- ハフマン符号ROM 処理能力の最大化

FLC及びトークン

宝施

7) 更に詳細な説明 発明の詳細な説明

本発明の最も一般的な特徴の図示の実施例を、特に図面 の図1を参照して説明するが、本発明の好ましい実施例 200からデータの流れは示されている。本発明の実施 例は、様々な制御及びDATAトークンを有する2線パ イプラインシステムを使用している。そのシステムの主 要な要素はスタートコード検出器201と、ハフマンデ コーダ203及びマイクロプログラマブル状態マシン

(MSM) 204を組み込んだビデオ分析器202と、 逆離散コサイン変換 (IDCT) 205と、関連アドレ ス発生ユニット207を備えた同期DRAMコントロー ラ206と、適切予測回路208と、アップサンプリン グ210、211及びビデオタイミング生成回路208 を含む表示回路209である。

【0033】本願はDiscovision Asso ciateによって1994年3月24日に「Vide o Decompression」という名称の英国特 許出願9405914、4号において開示された技術内 容に類似しており、その英国特許出願は本願において参 30 かを更に直感的に与えることの利点を有している。更 照によって特に組み入れられる。上記のことに応じ、本 発明の特定の態様、特徴及びサブシステムの領域は以下 により詳細に言及される。図面では同様の参照符号は様 々な図面中の同様の又は対応する部分を示す。

【0034】メモリアドレス指定についての本発明の詳 細丸説明

本発明によるメモリをアドレス指定する方法及び装置を ここに述べる。特に、本発明は固定幅ワードを備えた可 変幅ビットフィールドを拡張するために提供する。更 に、本発明は固定幅ワードを備えた可変幅データをアド*40

* レス指定する方法を提供する。様々な実施例では可変幅 ビットフィールドはワードに置き換えられるべきビット を特定するため、又は固定幅ワードを備えた可変幅デー タをアドレス指定することにおいてワードの不使用部分 を特定するために用いられる。更に、本発明のシステム は演算コアを有するマイクロコード化可能な状態マシン を含む。

20

【0035】マイクロコード化可能な状態マシンは多彩 な及び/又は複雑な計算の必要があるという設計問題を

10 解決するために用いられる。そのような設計例は、アド レス発生、ストリーム分解及び符号化、フィルタタップ 係動計算を含んでいる。この点については、アドレス指 定は(1)ワードの可変幅部分をアクセスするために可 変長アドレス、(2)アドレス代用という2つの異なる 特徴を対処しなればならない。本発明においては、64 ×32ビット構成を有するRAMは64×32ビット、 128×16ビット、256×8ビット、512×4ビ ット、1024×2ビット又は2048×1ビット形式 を有する部分ワードにアドレス指定され得る。

【0036】固定幅ワード内の可変長フィールド 20

多くのアプリケーションでは、置換、可変幅データアド レス指定、又はワードの他の部分の圧縮等の動作のため に (フィールドとして知られるべき) ワードの可変部分 を定めることは有用である。ワードの可変部分を定める 従来の方法はワード内のフィールドの幅を特定する追加 のワードを備えることである。本発明ではワード内の情 報を符号化する方法を述べる。本発明の方法は、ワード の全体の定義でビットを節約すること、符号化したワー ドの復号化を簡単にすること及び何が符号化されている に、可変幅フィールドがそのワード内で調整される最上 位又は最下位ビットを含むならばこの符号化方法を適用 することができる。

【0037】よって、表1は8ビットのワード内に定め られ最小位ビット調整される可変幅フィールド(「F」 で示す)の2つの例を示している。「W」はワードの他 のポテンシャルフィールドを記している。

[0038]

【表1】

ビット番号 (16進)								
	w							
, I	w	W	w	W	W	w	F	F

寿2は2准数でフィールドの最大幅を特定するように十 分な追加のビットを用いて表 1 に示されたフィールドを 符号化する従来の方法を示している。「XIを記したビ ットは特定されない。すなちわ、それらの値は重要では ない。この方法はビットの使用において明らかに非効率 であり、更に、本発明より直感的な形ではない。 [0039]

【表2】

21											
ビット番号 (16進)	7	6	5	4	3	2	1	0	7 1	- h	定義
開会ロード	w	W	W	Х	х	х	Х	х	1	0	1
ELE / I	w	W	W	W	W	w	х	х	0	1	0

本発明による新たな方法は、ワード内のフィールドを定 める。この方法は継続マーカ及び終端マーカを用いるこ とによりフィールドを定める。そのフィールドはそのフ ィールドの一端から終端マーカまでに続く継続マーカ列 として特定される。しかしながら、ゼロ長フィールドの 場合には終端マーカはワード端で与えられる。継続マー 10 て、継続マーカは「1」であり、終端マーカは「0」で カ及び終端マーカの両方とも単一ビットであり、コンプ リメンタリ (相補的関係) でなければならない。加え

* なければならない。よって、フィールドを符号化する本 発明の方法は元のワード幅より1ビットだけ余分の幅を 必要とする。

【0040】その新たな方法による表1に示したフィー ルドの符号化は表3に示したようになる。この例におい ある。その例のフィールドは最小位ピット調整される。 [0041]

て、フィールドはワードのいずれか端において調整され*

ピット番号 (16進)	7	6	5	4	3	2	1	0	
固定ワード	w	w	w	0	1	1	1	1	1
継続マーカ=1; 終端マーカ=0.	w	w	w	w	w	w	0	1	1

よって、本発明の符号化方法の利点は次の如きである。

- 1. 符号化の必要なビット数が減少する。
- 2. 通常要求される表1, 2に示した「フィールド設 定 | の「Xを1 | とする復号のための要求が2 * のうち の1の形に既にある符号化では本来的であるので復号化
- 処理における簡略化が要求される。
- 3. 定められたフィールドを容易に識別できるように符 号化が直感的である。
- ※【0042】更に、本発明による符号化方法の使用で
- 20 は、表3の符号化と同様の表4の符号化のように、終端 マーカと継続マーカとを逆にして用いることができる。 「1」又は「0]の使用は本願において交換して用いる ことができる。
 - [0043]

 - 【表4】

【表3】

ビット番号 (16進)	7	6	5	4	3	2	1	0	Г
固定ワード 継続マーカー1・	w	w	w	1	0	0	0	0	0
終端マーカ= 0.	W	W	w	W	w	W	1	0	0

上記したように、符号化されたフィールドはワードのい ずれかの端に調整されなければならない。表5は最上位 で調整されたフィールドを示している。すなわち、それ は最下位ビットに位置調整されたフィールドと同様に符 号化され、符号化は最上位ビット(以下、MSBと称

- ★て最初の終端マーカまでのフィールドにおいて行なわれ る。表5に示したフィールドの符号化は表6に示されて いる。
- [0044] 【表5】

す) から最下位ビット (以下、LSBと称す) に向かっ★

ピット番号 (16進)			5	4	3	2	1	0
	F							
	F	F	w	W	W	W	W	W

[0045]

		Ħ	W	【衣					
ピット番号 (16進)		7	6	5	4	3	2	1	0
固定ワード	1	1	1	1	1	0	w	w	w
継続マーカー): 終端マーカー O.	1	1	0	w	W	w	W	W	W

更に、ワードの最下位端及び最上位端から同意にフィー ルドを符号化しても良い。例えば、表7に示した2つの フィールドは上記したように各フィールド毎に1ビット 50 【表7】

の追加で表8に示したように符号化することができる。 [0046]

ビット番号 (16進) 7 6 5 4 3 2 1 0 固定ワード FFFFWWFF W W W W F F F

[0047]

	* *【表8】												
ビット番号 (16進)		7	6	5	4	3	2	1	0				
固定ワード	1	1	1	1	0	w	w	0	1	1			
終端マーカ■ 0.	0	w	w	w	w	0	1	1	1	1			

アドレス階換ための可変長フィールドを備えた固定幅ワ ードの使用

他の値によってメモリアドレスの部分を置換することが 有益な場合がある。この場合、データに従ったアドレス を構成することができる。アドレスの部分が何と置換さ れるのか特定するためにメモリのアドレスに本発明の符 号化方法を適用することができる。最下位ビット調整の 可変長フィールドがアドレスに用いられるならば、置換 フィールドを定めることができる。例えば、12ビット のアドレス「Obaaaaaaaaaa」が12ビ※20

※ットの値「0 b c c c c c c c c c c c c l によって5 つが最小位ピット側で置換されるように符号化されるな らば、その12ビットのアドレス「Ohaaaaaaa aaaaa | は「Obaaaaaaa0111111 | と なり、アドレス「「Obaaaaaaaccccc」 を発生する。表9は12ビットアドレスへの置換のため の符号化を示している。 [0048]

[表9]

表9	71	・レフ	く置き	4									
置換ビット番号	В	A	9	8	7	6	5	4	3	2	1	0	
0	a	a	a	a	a	a	a	a	a	a	a	a	1
1	a	a	a	a	a	a	a	а	a	a	a	0	1
2	a	a	a	a	a	a	а	a	a	a	0	1	1
3	a	a	a	a	8	a	8	a	a	0	1	1	1
4	a	a	a	а	a	a	a	a	0	1	1	1	1
5	a	a	a	a	a	a	a	0	1	1	1	1	1
6	a	a	a	а	a	8	0	1	1	1	1	1	1
7	a	a	а	8	a	0	1	1	1	1	1	1	1
8	a	а	a	а	0	1	1	1	1	1	1	1	1
9	a	8	a	0	1	1	1	1	1	1	1	1	1
10	a	а	0	1	1	1	1	1	1	1	1	1	1
11	а	0	1	1	1	1	1	1	1	1	1	1	1
12	0	1	1	1	1	1	1	1	1	1	1	1	1

固定幅ワードを備えた可変幅データのアドレス指定 本発明の一実施例はその全幅で又は全幅までの2 の幅 にアクセスすることができるメモリのアドレス指定用で ある(それらの小さいワードは部分ワードと呼ばれ る)。よって、本発明の可変フィールド符号化がこのメ 40 ある。よって、アドレスは可変長にすることができ、実 モリに対しアドレス指定し、メモリにそれらアドレスの 索引を付けるためにどのように用いられるのかを示す。 【0049】64×32ビットにアクセスするために、 32.16.8.4.2及び1ビットの幅において登録 ファイルは異なるアドレス長を必要とする。すなわち、 この実施例のものは64×32ビット、128×16ビ ット、256×8ビット、512×4ビット、1024 ×2ビット又は2048×1ビットとしてアクセスする

ことができる64×32ビットメモリである。64×3 2ビットの位置のうちの1つをアドレス指定するために 5ビットが必要であり、2048×1ビットの位置のう ちの1つをアドレス指定するために12ビットが必要で 際には、アドレスの幅はメモリのアドレスフォーマット を特定する。アドレスを圧縮しその幅を定める最上位調 整の可変幅フィールドを用いることにより固定ワード幅 内でアドレスを定めることができる。これを表10に示

[0050] 【表10】

25 表10 可変幅アドレス指定

データ幅	\neg	A	9	8	7	6	5	4	3	2	1	0
1	1	a	a	a	a	a	a	а	а	8	2	а
2	0	1	a	a	a	a	а	а	a	a	а	a
4	0	0	1	а	a	a	a	a	a	a	а	8
	0	ō	0	1	a	a	а	a	a	a	а	a
16	0	ō	0	0	1	a	a	a	a	a	a	a
32	0	0	0	0	0	1	a	a	a	a	a	a

アドレスの索引を付けるためには、アドレス置換のため できる。アドレスの置換部分(フィールド)については 表10に示したそれらの最初に插入される最小位ビット 調整の可変長フィールド(継続マーカ「11、終端マー カ「0」) によって定めることができる。表11は例と して8ビットのワードのアドレスを用いて、置換される*

*べき最小位ビットの数をどのように定めるのか示してい に上記した同じ方法を用いてその部分を置換することが 10 る。付加される最小位ピットは置換の印(「W」で記し た) である。置換のため固定幅ワードの通常の場合を図 2に示す。

> [0051] 【表11】

	表1:	1 7	rfi	ノス記	换									
	置換ピット番号		A	9	8	7	6	5	4	3	2	1	0	W
i	0	0	0	0	1	a	a	a	a	a	a	a	B	0
١	1	0	0	0	1	a	a	a	а	a	a	а	0	1
	2	0	0	0	1	а	a	a	a	a	8	0	1	1
	3	0	0	0	1	a	a	a	a	8	0	1	1	1
	4	0	0	0	1	a	а	a	a	0	1	1	1	1
	5	0	Ó	0	1	a	a	a	0	1	1	1	1	1
	6	0	0	0	1	a	a	0	1	1	1	1	1	1
	7	0	0	0	1	a	0	1	1	1	1	1	1	1
	8	'n	n	n	1	0	1	1	1	1	1	1	1	1

実際には、置換コードは既に符号化されたアドレスの最 初に挿入される。この符号化からはイーリガルアドレス (認められないアドレス)、ほとんど0x0000及び 0 x 3 f f f であることがわかる。この場合、「0」は 30 8 ピットより大きな置換を阻止するため下位9 ビットに あり、上位6ビットの「1」は許容アクセス幅を特定す る。それらのエラーの1つが検出されたならば、アクセ スは設定されないが、登録ファイルの内容は影響されな

【0052】本発明による、アドレス指定し登録ファイ ル内の部分ワードをアクセスするシステムについて以下 に示す。従来のメモリ回路は、そのメモリが全幅で常に アクセスされる必要があるものである。可変幅アクセス を達成するために、全幅(32ビット)のワードが読み 40 取られる。全幅のワードはアクセスされる部分ワードが LSBに調整されるまで循環される。ワードの上位部分 は全幅まで拡張されて出力される。拡張は新たなMSB 又は同様の従来方法として符号絶対値の符号ビットを用 いて () 又は 1 で埋めること、符号拡張を含んでよい。拡 張は演算モードに従っている。部分ワードがメモリに入 力され書き戻されたとき、それは循環した完全なワード (逆循環されアレイに書き込まれた) に重畳される。図 3は32ビットワードの第4の4ビットワードに4ビッ

【0053】図3の1列の213にハッチングで示した 4 ビットワード等の部分ワードをアクセス又は読み取る ために、全幅のワードは2列の214のようにLSBに 部分ワードを位置させるために循環させる必要がある。 3列の215に示したように、4ビットワードは完全な 32ビットワードを作り出すために拡張される。このワ ドは直ちにアクセスすることができる。

【0054】図3に示したように、書き戻されるため に、選択された全幅のワードは、2列の214に示した ワードに重要されている元の部分ワードの幅に切り詰め られる。 L.S.B.の位置でこれは 4 列の 2 1 6 に示されて いる。その結果としてのワードは読み取ったワードの中 の元の位に戻さ、これは5列の217に示されている。 この完全なワードを登録ファイルに書き戻すことができ

【0055】よって、次のリストは図3のステップを簡 単に説明している。

- 1. 完全なワードをメモリから読む。
- 右へ12ビットの循環によりLSBに部分ワードを 置く。
- 3. 完全なワードに拡張し、そして出力へ供給する。
- 4. 入力した部分ワードを (2) からの循環した完全な ワードに重畳する。
- トの部分ワードをアクセスするステップを示している。 50 5. 左へ12ビットの循環により書き込まれるべき元の

状態に完全なワードを置く。

【0056】上記のアクセスは図4に示したメモリのデ 一々流れ構造を提案する。構造における番号は上記のリ ストの番号及び図3の列番号と対応する。メモリアドレ スは上記の構造を制御するために復号される必要があ る。アドレスの幅におけるMSBがメモリについて同一 の位置にあることが認識されるべきである。復号したア ドレスの始めの6ビットは32ビットワードのアドレス であり、残りはビットアドレスである。よって、(置換 と並行した) 復号段は最上位の終端マーカの位置を検出 10 することによってアドレス幅設定可変フィールドを復号 する。これはアドレスのMSBの位置が調整されること である (LSBでゼロにシフトする)。始めの6ビット をメモリの32ビットワードの列アドレスとして直接用 いることができる。下位の5ビットについては(図4か ら分かるように、) 両方のシフタを制御するために用い ることができる。なぜなら、例えば、元の32ビットア ドレスは「0 b 0 0 0 0 0 1 (それらはアドレスがMS R郷整されたときシフトされる)のシフトを常に有して いるからである。同様に、16ビットアドレスは「0b 20 る。 x00001のシフト、すなわち、0又は16ピットシ フトを有することができ、1ビットアドレスは「0 b x x x x x 」のシフト、すなわち、0から31ビットシフ トを有することができる。拡張器及び入力マルチプレク サは各々出力ワードをマスクアウトし、適当な位置に入 カワードを重要するようにアクセス幅復号によって制御 される。図5に復号のブロック図を示している。幅及び 置換のための2つの可変幅フィールドの復号を並行にか つ独立して行なうことができることが分かる。

【0057】図2は下位の2列に示されたように可変幅 30 データのアドレス指定及び置換のために固定幅ワード1 3ビットの長さの例を示している。それの例では、8ビ ットワードは位置「0 b 1 1 0 1 s s s s | にアドレス 指定され、ここで、「ssss」は他のアドレス源から 置換される。

マイクロコード化可能な状態マシン構造

本発明によれば、メモリアドレスへの置換及びメモリの 可変幅アクセスは、図6に示された構成のマイクロコー ド化可能な状態マシンの動作において共に行なわれる。 その構成は、マイクロコード指令と呼ばれる制御信号の 40 ワイドワードを介して演算コア219によって制御され る状態マシン218の1つである。演算コア219は状 態フラグ及びいくつかのデータを順に状態マシン218 へ供給する。

【0058】本発明によれば、状態マシン218はマイ クロコード指令のリストを備えたメモリを有している。 従来のマイクロコード化可能な状態マシンでは、マイク ロコード指令のリストを介して進行するか1つの指令か ら他の指令にジャンプすることが起きる。ジャンプアド レスは図7に示した形式である。置換された値は図6及 50 を供給し、(2)アドレスフィールドと置換フィールド

び図8に示したように演算コア219から供給される。 これはマイクロコードプログラム内に「シャンプテーブ ル」を形成させる。よって、ジャンプが例えば、3 ビッ トの置換でされるならば、演算コアからの値によるジャ ンプできる8つの連続的な位置がある。すなわち、それ はプログラマブルジャンプとなる。

【0059】演算コア

演算コア219は、図8に示したように、登録ファイル (Registerfile) 221と呼ばれるメモ リ、演算及び論理ユニット(ALU)222、入力ポー ト223及び出力ポート224を備えている。それらの 素子は複数のバス及び複数のマルチプレクサを介して接 続されている。上記したように、それらの素子及びそれ らの接続をなすマルチプレクサは、状態マシン218か ら登せられるマイクロコード指令によって制御される。 ALU222及びポート223, 224は従来と同様で あるが、登録ファイル221は、可変幅索引付きのアク セスを可能にするメモリである。登録ファイル221へ のアドレスはマイクロコード指令の中に直接符号化され

【0060】登録ファイルへのアドレス指定の方法を用 いることの利点は沢山ある。第一に、アプリケーション 内の位置はメモリの全幅(この場合32ビット)である 必要はない。全幅の位置を用いるために装置の動作に影 響がないが、メモリの位置を非常に無駄に使う。メモリ の位置数を最小にすることはメモリで使用される領域を 最小にし、よって、登録ファイル内の収納容量を最小に する。第二に、メモリアクセスの可変幅と組み合わせて 索引を付けることは可変幅の位置の全てのステップを可 能にする。1ビットの場合にこれは長い除算及び乗算の 的確な実行を可能にする。

【0061】よって、まとめとして次のステップを有す るメモリアドレス指定処理が述べられている。

(1) 可変幅データをアドレス指定するために用いられ るべき所定の固定ビット数を有する固定幅ワードを供給 し、(2)幅設定フィールドと、終端マーカとして作用 するため少なくとも 1 ビットを幅設定フィールドに与え るアドレスフィールドとを備えた固定幅ワードを設定 1. (3) データのアドレスを設定する複数のビットか らなるアドレスフィールドを設定し、(4)可変幅デー タのサイズと反比例してアドレスフィールド内のビット サイズを変化させ、可変幅データのサイズに比例して幅 設定フィールド内のビット数を変化させ、可変幅データ をアドレス指定する固定幅ワードを保持する

一方、幅設 定フィールド及びアドレスフィールドの幅を変化させ る。加えて、次のステップを有するメモリアドレス指定

【0062】(1) データをアドレス指定するために用 いられるべき所定の固定ビット数を有する固定幅ワード

処理が述べられている。

とを備えた固定幅ワードを設定し、(3)データのアド レスを設定する複数のビットからなるアドレスフィール ドを設定し、(4)少なくとも1つの置換ビットからな る可変幅置換フィールドを設定し、(5)その置換フィ ールドはアドレスフィールドと置換フィールドとの間に 終端マーカとして作用するために少なくとも1ビットを 有し、(6)分離のアドレス指定源からの置換ビットを 示すために置換フィールドを用い、可変幅データをアド レス指定する固定幅ワードを保持する一方、アドレスフ ィールドの幅と置換フィールドの幅とを逆に変化させ る。更に、メモリ内の可変幅データをアドレス指定する 処理は次のステップを有するように述べられている。 【0063】(1)所定の幅でかつ部分ワードからなる ワードを有するメモリを備え、(2)最下位ビット調整 にアクセスさせるために部分ワードを循環させ、(3) アクセスしたワードが部分ワードとして認識されるよう にワードの残り部分を拡張し、(4)ワードの残り部分 を元に戻して部分ワードが元の位置に戻るまでワードを 循環させる。

明の詳細な説明

本発明の実施例は周波数から時間表示に信号を変換する 方法及びその変換を実施するディジタル回路構成に関す る。情報内容及び変換速度の両方を増加することは電気 通信の分野における共通の目的である。しかしながら、 送信した信号を処理しなければならない送受信端末でハ ードウエアのように、各通信媒体は送信速度の限界を有 している。例えば、電信キーをたたくことより郵便文書 をタイプし読み取ることの方が速いけれども電信線は-般に郵便より情報送信では大変に凍い媒体である。

【0065】送信した情報を符号化する方法は、情報を 運ぶことができる速度を制限する。例えば、長い電信メ ッセージは同一の情報内容の簡潔なメッセージより転送 するためには長くかかる。よって、大きな送信及び受信 速度では、できるだけ沢山送信されるようにデータを圧 縮することにより得て、そして高速送信媒体を用いてで きるだけ速く両端末でデータを処理することができる。 それはシステムにおける障害の減少又は除去を意味す る。

【0066】大きなデータ量の高速送信を主に行なう1 40 ば、輝度の実値)を含む8×8のピクセルブロックは周 つの応用はディジタルテレビジョンの分野にある。従来 のテレビジョンシステムはテレビジョン画面に表示され る各ライン内の画素 (ピクセル) の輝度及び色を制御す るためアナログの無線信号及び電気信号を使用するが、 ディジタルテレビジョン送信システムは各画素毎の緩度 値及び色値に対応する2進数にアナログ信号を変換する ことにより画像のディジタル的な表現を生成する。最近 のディジタル符号化方式及びハードウエア構成は一般 に、従来のアナログ送信システムより更に高い情報送信

のアナログのものよりもより高解像度でより生に近い画 像を達成することができる。いわゆる高品位テレビジョ ン (HDTV) システムを含むディジタルテレビジョン システムは、工業化された世界の大部分では次の10年 間は従来のアナログテレビジョン技術に置き代わること は予測される。送信及び記憶の両方においてアナログか らディジタル画像への転換は、アナログオーディオレコ ードから現在どこにでもあるコンパクトディスクに切り 換えられたことと同様である。

【0067】ディジタル画像技術が一般的に有用となる ためにディジタル画像を符号化する標準案が採用されて いる。そのような標準案はJPEG規格として知られ、 静止画用として用いられる。動画用としては2つの標 準、MPEGとH、261とが現在あり、その両方は動。 画の連続するフレームの各々においてJPEGと同様の 処理を行なう。JPEGを繰り返し用いること以上の利 点を得るために、MPEG及びH、261は連続するフ レーム間の差において動作し、その差、すなわちフレー ム間の動きが小さいという良く知られたことを利用す 【0064】共通処理ブロックを用いたデータ変換の発 20 る。よって、一連の画面の中の各フレームが一連の画面 の中の最も近いフレームに完全には似ていないような同 等の静止画情報を送信又は記憶することよりむしろその 変化に対応する情報を送信又は記憶することは時間又は

> 【0068】便宜のために全ての現在の標準は画像又は 絵をタイル又はブロックに分割している。各ブロックは 幅8ピクセルで高さ8ピクセルの画像片からなる。各ピ クセルはピクセルの「成分」として知られた3つ(又は それ以上)のディジタル数によって表される。カラー化 されたピクセルを例えば、YUV、YCr、Vb、RG B等の標準表記を用いて成分に分割する異なる方法は沢 山ある。従来のJPEGのような方法は各成分で分かれ て作用する。

容量を少なくする。

【0069】目は画像の高い周波数成分(又は縁)に鈍 感であることは良く知られている。最も高い周波数に関 する情報については両質の重大な低下を気付かせること なく普通全て削除することができる。目が情報の欠落を 分かることなく高周波数情報を除去することにより画像 の中の情報内容を減少させるためには空間情報(例え

波数情報を得るために何らかの方法で変換されなければ ならない。JPEG、MPEG及びH. 261の標準規 格は8×8周波数マトリックスを得るように8×8空間 マトリックスについて動作する公知の離散コサイン変換 (Discrete Cosine Transfor m) を使用している。

【0070】上記したように、入力データは画像の正方 形のエリアを表している。入力データを周波数表現に変 換する場合に、適用される変換は2次元でなければなら レート可能にする。ディジタルテレビジョンでは、従来 50 ないが、そのような2次元変換を効率よく計算すること は難しい。しかしながら、その公知の離散コサイン変換 (DCT) 及びそれに関連した逆DCT (IDCT) は 分離できるという特件を有している。これは一度に8× 8ピクセルブロックの64ピクセル全てに作用する必要 があるということよりむしろ、そのブロックを先ず、列 毎に中間値に変換することができることを意味する。そ の中間値は最終的な変換した周波数値にコラム毎に変換 される。

【0071】N次 (order N) の1次元のDCT は2つのN×Nのマトリックスを乗算することと同等で 10 ある。8×8のピクセルプロックについて必要なマトリ ックス乗算を行なうためには、512回の乗算及び44 8回の加算が要求され、それによって1024回の乗算 及び896回の加算が8×8のピクセルブロックについ て完全な2次元のDCTを行なうために必要である。そ れらの演算動作、特に乗算は複雑で遅く、達成できる送 信レートを制限する。それらはDCTを実行するように 用いられるシリコンチップにかなりのスペースを必要と

せるように再構成することができる。現在、DCTで必 要とされる計算を減少させる方法が2つあり、その両方 とも「2進間引き (binary decimatio n) | を用いている。その「2.進間引き」手段はN×N の変換よりも2つのN2×N2の変換を用いることによ り計算することができ、これを準備する間に計算オーバ ヘッドを加える。8×8変換は512回の乗算及び44 8回の加算を必要とするが、4×4変換は64回の乗算 及び48回の加算を必要とするだけである。2進間引き は284回の乗算及び352回の加算を節約し、その間 30 引きを行なう場合に必要なオーバヘッドは計算における 減少に比較して取るに足りない。

【0073】現在、2准間引きの2つの主な方法がEo ng Gi Lee (「A NewAlgorithm to Compute the DCT:DCT計算 の新たなアルゴリズム」 I E E E Transacti on on Acoustics, Speech a nd Signal Processing, Vo Assp 32, No 6, p 1243 g Chen (「A Fast Computatio nal Algorithm for the DC T:DCT用の高速計算アルゴリズム | Wen-Hsi ung Chen. C. Harrison Smi th. SCPralick, IEEE Trans action on Communications. Col. Com 25, No. 9 1004, September 1977) によって開発され た。前者 (Eong Gi Lee) の方法は逆DCT 致を用いて再帰的(recursive) 2 進間引き方 法を定める。この前者のアプローチはIDCTに適切な だけである。

32

【0074】後者(Wen-Hsiung Chen) の方法はマトリックスを対角線だけに減少させる再帰的 マトリックス一致を使用する。この方法は対角線マトリ ックスのための知られた一致を用いてDCTの容易な2 進間引きを与える。両者(Lee及びChen)の方法 の大きな欠点は、乗算及び加算を行なう必要があるとき に関して不平衡なことである。主に、それらの方法の両 方井に名くの加算に続いて名くの乗算、又はその逆に名 くの乗算に続いて多くの加算を要求する。 Lee又はC henの方法をハードウエアにて行なうときには加算器 及び乗算器のパラレル動作を備えることができない。こ れは、ハードウエアの最善の活用は全ての加算器及び乗 質器が常に使用されるときであるのでそれらの速度及び 効率を低下させる。

【0075】そのようなDCT及びIDCT動作を行な う公知の方法及び装置の更なる欠点は、いわゆる正規化 【0072】DCT処理では要求される計算置を減少さ 20 係数を扱うことが通常難しく、公知のアーキテクチャは 全ての乗算器が使用されているとき追加の乗算時間を加 える必要があることである。順及び逆のDCTをビデオ データに適用する公知の方法は、計算を行なう半導体素 子のレイアウトと関係させる必要がないソフトウエア設 計者にとって非常に簡単で高効率である。しかしなが ら、そのような方法はディジタルビデオ用で望まれる送 信レートで満足に行なうためには遅過ぎ、又は半導体ア ーキテクチャ及びハードウエア相互接続において複雑す

【0076】ビデオデータによりDCT及びIDCT動 作を行なう存在する方法及びハードウエア構成の他の欠 点は、それらが数値の浮動小数点内部表示を要求するこ とである。この欠点を表すため、(たとえあるとして も) 10進小数点の右に数字を含む3桁の数で処理する ことかできるだけの計算機を有すると仮定する。更に、 その計算機は数12.3と4.56とを加えることにあ ると仮定する(10進小数点はそれら2つの数値のおけ る数字の位置に関連して固定されていない。言い換えれ ば、10進小数点は「浮動」であることができる。)計 December 1984) 及びWen-Hsiun 40 算機は答16.86を表すために要求される4つの数字 を記憶することができないので、計算機はその答を3つ の数字に減少させるなければならない。最も右の「6] を省略することによりその答を切り詰めて16.8の答 を生じさせるか、3桁の近似値16.9までその答を四 捨五入する必要なハードウエアを有していなければなら ない。

【0077】非常に簡単な例を示すと、浮動小数点演算 が要求されるならば、正確でなくなることを受け入れる か、四捨五入誤差を最小にするため非常に複雑で空間を の設定において本来の対称を利用し、簡単なコサインー 50 無駄にする回路を含まなければならない。しかしなが

ら、効率の良い四捨五入回路でさえ、四捨五入又は切り 捨て源差の累算及び伝播はビデオ信号において受け入れ ることができない歪みを導く。この問題は、浮動小数点 四捨五人又は切り捨て誤差が加算より乗算で一般的に大 きいのでビデオ信号を処理する方法が多数の乗算を要求 するとき更に大きい。

【0078】より効率的なDCT/IDCT方法及びハ ードウエア構成は、その方法で使用された数値が固定の 10准小数点で、各数値のフルダイナミックレンジを使 用できるような方法で表わすことができる。そのような 10 システムにおいては、切り捨て又は四捨五入誤差が除去 されるか、少なくとも大きく減少される。上記の例で は、ハードウエアが4つの数字を扱うことができるなら ば、99、99より大きい数は必要とされず、どの数も 第2及び第3位置の間に10進小数点を有し、それでそ の10進小数点の存在は計算に全く影響を与えない。よ って、どの数も整数であるかのように演算を実行するこ とができる。例えば、その答1230+0456=16 86は、「1686」の中の「6」と「8」との間に1 0進小数点を有するべきあることは常に分かるので、1 20 る。 2. 30+4. 56=16. 86と同じであることは明 かである。その代わりに、数値(定数又はそれ以外)が 同一の範囲内に存在するように選択的に位置どり又は調 整されるならば、その範囲内の各数を1組の整数として 正確にかつ明確に表わすことができる。

【0079】必要とされた乗算器の数を減らす1つの方 法は、異なるソースからの入力データを受け入れること ができる単一の乗算器を単に備えることである。言い換 えれば、あるアーキテクチャはDCT又はIDCT計算 の異なるステップにおいて要求される乗算を行なう単一 30 の垂篁器を使用する。そのような「クロスパー切換」は 要求される乗算器の数を減少させるけれども、大きく複 雉な乗算器の構成は乗算器への入力の選択、乗算器から の他の分離、及び選択したソースから乗算器の入力への 適切な信号の切換をそれに代わって含まれなければなら ないことを意味する。また、追加の大規模の乗算器は共 右の乗筒器から適切な後段の回路に多数の入力を切り換 えることが要求される。よって、クロスバー切換又は多 重化は複雑であり、(余分の記憶が必要であるので)一 般的に遅く、価格は最終の半導体実現においてかかる。 【0080】「クロスバー切換」を含む現存アーキテク チャの他の欠点はそれらが一般用途の乗算器を必要とす ることである。言い換えれば、現存のシステムは面方の 入力が可変できる乗算器を必要とする。良く知られたよ うに、ディジタル乗算器の実現では、乗算ワードの現ビ ットが「1!ならば被乗数の値はその部分結果に加算さ れ、現ビットが「0」ならばそうされないように加算器 及びシフタの行を一般的に含む。一般用途の乗算器はど のビットも「1」である場合を処理することができなけ ればならないので、加算器の列は乗算ワードの各ビット 50 DCT及び(本発明の様々な態様の1又はそれ以上を組

に備えられる必要がある。

【0081】例として、データワードが8ビット幅で、 5による単一入力を乗算すると仮定する。数5の8ビッ ト表現は00000101である。言い換えすれば、5 によるディジタル乗算は入力値が左に2位置シフトさせ (4による乗算に対応する)、そしてそのアップシフト された値に加算されるような入力値を必要とする。係数 の他の6つの位置は「0」のビット値を有し、それでそ れらはシフト又は追加のステップを必要としない。

【0082】固定係数の乗算器、すなわちこの場合、5 だけによる乗算をすることができる乗算器は(キャリビ ットを扱うために必要な回路に無関係なく)乗算を行な うためには単一のシフタ及び単一の加算器だけを必要と する。逆に、一般用途の乗算器は8つの位置の6つは決 して使用の必要はないが、8つの位置の各々にシフタ及 び加算器を必要とする。例示のように、係数内の各 「0」に対応する加算器の行を設計者が除去することが

できるので、固定の係数は乗算器を簡略化することがで き、それによりシリコン領域を少なくすることができ

【0083】 IDCT方法において、本発明によれば、 N×N画素ブロックの各N行 (row) 及びN列 (co lumn)毎の1次元IDCTは間引きされ、1次元I DCT (1-D IDCTはN-2偶数の画素入力ワー ド及びN-2奇数画素入力ワードで分離して行なわれ る。好ましい実施例においては、JPEG規格に応じて N=8である。2次元IDCTの結果は2つの1次元I DCT動作を (データの中間の順序を置き換えて) 順に 行なうことにより得られる。

【0084】共通の処理ステップにおいて、N=8のた めには第1対の入力値は乗算のために加算器及び減算器 を出力する必要なく通過される。第2対の入力値の各々 は2つの基準化コサイン値に対応する2つの一定係数値 の各々によって乗算される。他の乗算と1つの減算及び 1 つの加算だけはその共通の処理ステップでは要求され ない。その第2対は偶数又は奇数の結果の値を得るため 第1対の入力値と対(pairwise)で加算され又 は差し引かれる。

【0085】事前共通処理段では、最も低位の奇数入力 ワードは2の平方根によって予め乗算され、その奇数入 カワードは共通の処理ブロックにおける処理の前にペア ワイズで合計される。事後共通処理段では、処理した奇 数入力ワードに対応する中間値は奇数の結果値を生成す るために所定の一定係数によって乗算される。奇数及び 偶数の結果値の計算後、N/2高位出力は偶数の結果値 からの奇数の結果値の簡単な減算によって生成され、N /2低位出力は奇数の結果値と偶数の結果値との簡単な 加算によって生成される。

【0086】 (ビデオ処理システムの送信端における)

35

み入れている受信端における) IDCTの両方のため に、その値は簡単な2進右シフトによる2の因数によっ て下方に故意に調整される。この平衡した上方への調整 は従来の方法において要求される多数の乗算ステップを 除去する。

【0087】本発明の方法における他の態様において は、一定係数の選択したビット又は中間の結果データワ ードは「1]又は「0]のいずれかに選択したビットの 所定の設定によって四捨五人又は調整される。画素デー らの出力値による第2の同一の1次元動作によって実行 される。

【0088】本発明の他の態様によれば、IDCTシス

テムは事前共通処理回路と、共通処理回路とを含んでお り、そこにおいて事前共通、共通及び事後共通処理計算 は入力データワードによって行なわれる。管理コントロ ーラは様々なシステムラッチの読み込みを制御するため に制御信号を発生する。好ましくは、それは低位出力信 号を生成しラッチするための偶数及び奇数の結果値の直 接加算及び高位出力信号を生成しラッチするための偶数 20 の結果値からの奇数の結果値の直接減算に事前共通プロ ックのラッチを入力させるようにN/2偶数及びN/2 奇数入力ワードのアプリケーションを時系列多重化し、 内部マルチプレクサを連続的に制御することである。 【0089】本発明においては、偶数及び奇数の入力ワ ードは好ましくは同一の処理プロックを介して分離した 経路で処理される。入力データワードは好ましくは(必 要ではないが)、厳格に昇順又降順ではなく、むしろデ ータ通路の効率の良い「バタフライ」構成を可能にする 順でラッチされる。更に、少なくとも共通処理回路はそ 30 の適当な動作のために要求されるクロックや制御信号を 用いることなく、他の処理プロックであるように特定の アプリケーションに従う事前ロジック回路として構成さ れ得る。

【0090】一般用途の(2つの可変入力を備えた)乗 算器は要求されない。むしろ、一定係数乗算器が好まし い実施例の中では含まれる。更に、固定少数点整数演算* * 素子がその本発明の好ましい実施例では含まれ、次の1 又はそれ以上の特徴を有するビデオデータのIDCT変 換を行なう方法及びシステムを提供するように設計する ことができる。

全ての高価な海算動作の連続的使用。

2. IDCTを実現するために必要なシリコン領域を減 少するために、好ましくはアーキテクチャの有効なパイ プライン処理のために要求されるより多くなく、追加の 記憶素子を必要とする一般用途の乗算器よりむしろ少数 タの2次元変換は第1の1次元IDCT処理ステップか 10 の一定係数乗算器と接続したラッチのような少数の記憶 素子数がある。

> 3. 例えば、公知の「リップル加算器」を用いるならば 各演算動作が複雑な設計を用いる必要がないように動作 は取り決められる。遅延を避けかつより大きなスループ ット及び効率を可能にするために他の考案がリアレンジ 動作を先にするような方法に動作が構成されるならば、 「分解」又はそれらの回答を生成するために十分の時間 を与える。

4. 自然順に結果を生成することができる。

- 5. 高価で複雑なクロスパー切換が要求されない。
- アーキテクチャは速い動作をサポートすることがで
- 7. 変換ハードウエアを介したデータの流れを制御する ために使用される回路を領域内で小さくすることができ

【0091】発明の理論背景

本発明によるIDCTシステムに用いられる信号処理方 法の様々な構成要素の目的及び機能と共に利点の理解の ためにはそのシステムの理論の根拠を理解することが手 助けとなる。

2次元 I D C T の分離可能性

N×N画素プロックの2次元フォーワード騒散コサイン 変換の数学的定義は次の通りである。ここで、U(i. k) は画素絶対値X(m, n) に対応する画素周波数値 である。

[0092]

[式1]

$$y(j,k) = \frac{2}{N^c} (j)c(k) \sum_{n=0}^{N-1} \sum_{n=0}^{N-1} X(m,n) \cos \left[\frac{(2m-1)j\pi}{2N} \right] \cos \left[\frac{(2n-1)k\pi}{2N} \right]$$

ここで、j,k=0,1...,N-1

j.k-0 に対して c(),c(k) = 1/√2 それ以外

2 Nは変換のdcレベルを定め、係数c(i).c 逆離散コサイン変換 (IDCT) の表現は次の通りであ (k) は公知の正規化ファクタである。それに対応する 50 る。

37

[0093]

ここで、j,k=0,...,N-1

j.k - 0 に対して、c(),c(k)-11/2)

フォーワードDCTは周波数表現に(輝度等の特性を直 接表すかMPEG規格内等の差異を表わす)空間値を変 換するために用いられる。逆DCTはその名称に示され たようにその逆の「方向」の演算動作を行なう。すなわ ち、IDCTは周波数値を空間値に戻す変換を行なう。※

それ以外

※【0094】式2では各コサイン関数は合計符号のいず れか1にだけに対応していることを表わす。式2は次の ように書き換えることができる。 [0095]

[£3]

 $x(m,n) = \frac{2}{N} \sum_{k=0}^{N-1} c(j) \cos \left[\frac{(2m-1)j\pi}{2N} \right] \sum_{k=0}^{N-1} c(k) Y(j,k) \cos \left[\frac{(2m-1)j\pi}{2N} \right]$

これは第1のIDCT演算の出力を入力として用いて第 2の1次元 | DCTによるそのままの標準データの置き

換えの後に続く、k及びnに対応する全ての項の積を行 なう第1の1次元IDCTと等価である。

★ 1次元のN点のIDCT (ここでnは偶数) は次の式に よって定義される。 [0096]

[式4]

1次元IDCTの定義

$$\begin{array}{c} & \\ X \ (k) = \sum_{n=0}^{M-1} c \ (n) \cdot y \ (n) \cos \left[\frac{\pi(2k\cdot 1) \ n}{2N} \right] \\ \end{array}$$
 $k = \{0,1,...,N-1\}$

n-0 に対して、 c(n) - 1/(√2)

それ以外

ここで、y(n)は逆変換関数へのN入力であり、x (k) はそのN出力である。2次元の場合のように、D C Tの式は合計符号の外の正規化定数と式内で位置を切 り換えるx、yベクトルとを除いて合計符号の元で同一 の構造を有する。

1次元IDCTの分解

上記したように、2次元 I D C T については置き換えに よって分離された1次元 IDCTのシーケンスを用いて 計算することができる。一実施例によれば、それら1次 更に減少させるように開発されるサブプロシージャに順 に分解される。

【0097】係数の正規化

上記したように、IDCTハードウエアの重要な設計目 標は、回路内に備える必要のある乗算器の数の減少であ る。よって、IDCTにおけるDCTを計算するほとん どの方法は必要な乗算数の減少を試みることである。し かしながら、この実施例によれば、全ての入力値は2の 平方根のファクタによって強制的に上方調整される。言 い換えすれば、本発明のこの実施例による方法を用いれ 50 た動作を行なう他の従来の装置と互換性がある。よっ

ば、IDCT表現式Eの右手側は2の平方根によって乗

質される。 【0098】実施例によれば、2つの1次元IDCT演 算動作は最終的な2次元IDCTの結果を生成するよう に(中間の置き換えと共に)並行して行なわれる。それ らの1次元油算動作の各々は同一の2の平方根によって 乗算される。中間の置き換えは調整を含んでおらず、並 行した2の平方根による2つの乗算の結果は、最終的な 2次元結果がファクタ(数値) 2によって上方調整され 元演算の各々は、要求サイズ及び半導体実現の複雑さを 40 ることである。無調整値を得るためには、回路は2によ る除算だけを必要とする。その値は全て数値として表さ れるので、これはデータの簡単な右へのシフトによって 容易に達成することができる。以下に明確にするよう に、各1次元IDCT段において2の平方根による上方 調整及び最終的な2による下方調整はシステムのハード ウエア内の加算器、乗算器及びシフタによって達成さ カ、それによってシステムはそのシステムと接続される 他の装置に調整した入力の必要を求めない。この理由の ため、そのシステムはIPEG又はMPEG規格に応じ

て、本発明のこの実施例による正規化は、少なくとも2 つの2乗算演算の平方根に対してIDCT半導体アーキ テクチャ内のハードウエア乗算器の必要性を除去する。 【0099】以下に詳細に述べるように、各1次元演算 動作で入力データの(2の平方根によって上方調整す る) 単一の追加の乗算ステップは、従来の方法を用いた とき要求される他の乗算ステップの除去をもたらす。 1次元 I D C T の高位及び低位出力への分離

表現式EはN/2低位出力(k=0,1,…,N/2-及びN/2高位出力(k=N/2, k=N/2+

1. ··· N) に分離して評価することができる。N=8 については、これは先ず、y(0), y(1), y *

* (2) 及び v (3) を計算するために入力を変換し、そ してy(4), y(5), y(6)及びy(7)を計算 するために入力を変換することを意味している。 【0100】高位出力 (k=N/2+1, ···, N) のた めに変数 k' = (N-1-k) を導入してそれにより kが (N/2+1) からNまで変化するようにk' は (N /2−1)からNまで変化する。それは表現式Eが次の 式5(合計の間隔を除いて式Eと同一式)及び式6に分 割することができることを示している。

10 低位出力: [0101]

 $X(k) - \sum_{n=0}^{M-1} c(n) - y(n) - \cos \left[\frac{\pi(2k-1)n}{2N} \right]$

ここで、k={0,1....(N/2-1)}; and

n-0 に対して、 c(n) - 1/√2 それ以外

高位出力: [0102]

** [式6]

** [式6]

** [x (k) - x (N-1-k**) -
$$\sum_{n=0}^{M} y(n)$$
 (-1)** $\cos \left[\frac{\pi (2k'-1)}{2N} \right]$

ここで、k={N,....(N/2+1)}-->k'={0,1,....(N/2-1)}

(全ての高位項でc(n)=1であるのでc(n)はこ の式表現には含まれない。) 式5及び式6共に、項 (-1) " が上位のN2出力値で 奇数入力 (n odd) の合計符号の元で積の符号を変 えることを除いて、また y 項が c (0) = $1/2^{1/2}$ によって乗算されることを除いて、合計符号の元で同一 の構造を有する。

【0 1 0 3】 1 次元 I D C T の偶数及び奇数出力への分 離

★ 1次元 I D C T表現式 4における1つの合計は2つの合 計に分離することができる。2つの合計は偶数入力(N =8ではy(0), y(2), y(4)及びy(6)) に対する合計と、奇数入力 (N=8ではy(1), y (3), y (5) 及びy (7)) に対する合計とであ る。g(k)は偶数入力の部分合計を表わし、h(k) は奇数入力の部分合計を表わす。よって、 [0104]

【式7】 $g(k) = \sum_{n=0}^{\lfloor \frac{N}{2} \rfloor - 1} c(2n) \ y(2n) \cos \left[\frac{\pi(2k+1)}{2N} \right] = \sum_{n=0}^{\lfloor \frac{N}{2} \rfloor - 1} c(2n) \ y(2n) \cos \left[\frac{\pi(2k+1)n}{2} \right]$

ここで k={0,1,...,(N/2-1)};

[0105] 【式8】

$$h(k) = \sum_{j=1}^{\lfloor \frac{N}{2} \rfloor -1} y(2n-1) \cos \left[\frac{\pi(2k-1)(2n-1)}{2N} \right]$$

ここで k=(0,1,...,(N/2-1)).

N=8では式7及び式8における合計はN={0,1, 2. 3) に亘ってとられる。公知のコサインの同一式を 思い起こすと、2cosAcosB=cos (A+B) $+ c \circ s (A - B) \ rows (A - B) \ A = \Pi (2k + 1) / 2$ N. 及びR=П (2k+1) (2N+1) / 2Nと設定*

*すると、

N1 = Ck

ここで、k=(0,1,...,(N/2-1)}.

入力 [y(2n+1) = y(2n-1)] は、h(k) ※に対にされていることを意味している。N=8に対して の計算において奇数入力項がN/2の対の入力p(n) 20 は、p(n)の値は次のようになる。 = [y (2n+1) = y (2n-1)] を形成するため※

3 h (k) の式9は次のように表わすことができる。 [0107]

【式10】

$$h(k) = C_k \sum_{n=0}^{\frac{N}{2}-1} p(n) \cos[\frac{\pi(2k-1)n}{2(\frac{N}{2})}]$$

ここで、k=(0,1,...,(N/2-1)}.

合計符号の元でコサイン項は(式5と比べて)1次元 [DCTの構造を各々有するg(k)及びh(k)の両方 に対して同一であることに注目されたい。しかしなが ら、奇数項すなわちh(k)に対するIDCTの結果は 40 c3s=(√2)cos(3Π8); ファクタ

$$Ck=1/{2cos[\Pi(2k+1)/2N}$$
 によって乗算される。

【0108】言い換えれば、g(k)は偶数入力v(2 n) で海算動作するn/2-ポイントIDCTであり、

h (k) は [y (2n+1) = y (2n-1)] で演算 動作するn/2ーポイントIDCTであり、ここで、定 義によってv (-1) = 0 である。次に同一を示す。

 $g(0)=1/\sqrt{2}y0 +y2c1+y4c2+y6c3=1/\sqrt{2}(y +y2c1s+y4+y6c3s)$ $g(1)=1/\sqrt{2}y0 +y2c3-y4c2-y6c1=1/\sqrt{2}(y0+y2c3s-y4-y6c1s)+y6c1s)$ $g(3)=1/\sqrt{2y0} -y2c1+y4c2-y6c3=1/\sqrt{2}(y0-y2c1s+y4-y6c3s)$ 及び $h(0)=d1 {y1+(y1+y3)c1+(y3+y5)c2+(y5+y7)c3} =$ d1/ $\sqrt{2}$ { $\sqrt{2}$ y1+(y1+y3)c1s+(y3+y5)+(y5+y7)c3sl $h(1)=d3{y1+(y1+y3)c3-(y3+y5)c2+(y5+y7)c1}= d3/\sqrt{2}$. ${\sqrt{2}y1+(y1+y3)c3s-(y3+y5)-(y5+y7)c1s}$ $h(2)=d5 (y1+y3)c3-(y3+y5)c2+(y5+y7)c1 = d5/\sqrt{2}$. $\{\sqrt{2}y1-(y1+y3)c3ys-(y3+y5)-(y5+y7)c1s\}$ $h(3)-d7{y1-(y1+y3)c1+(y3+y5)c2-(y5+y7)c3}-d7/\sqrt{2}$ $\{\sqrt{2}y1-(y1+y3)c1s+(y3+y5)=(y5+y7)c3s\}$

【0 1 0 9】 本発明のこの実施例によれば、全ての値は DCT及びIDCT演算動作の両方について2のファク タによって上方調整される。言い換えすれば、その実施 例によれば、g(k)及びh(k)の両方が調整ファク タによって乗算されるのである。よって、そのg(k) 20 及びh (k) の表現は次のようになる。 [0110]

g(0) = y0 + y2 · c1s + y4 +y6 · c3s g(1) - y0 + y2 · c3s - y4 -y6 · c3s g(2)= y0 - y2 · c3s - y4 +y6 · c1s $g(3) = y0 - y2 \cdot c1s + y4 - y6 \cdot c3s$

[0111] 【式11】 【式12】

 $h(0) \cdot d1[\sqrt{2} \cdot y1 + (y1 + y3) \cdot cis + (y3 + y5) + (y5 + y7) \cdot c3s]$ $h(1) \cdot d3[\sqrt{2} \cdot y] + (y] + y3) \cdot c3s - (y3 + y5) - (y5 + y7) \cdot c1s$ $h(2) \cdot d5[\sqrt{2} \cdot y1 - (y1 + y3) \cdot c3s - (y3 + y5) + (y5 + y7) \cdot c1s]$ $h(3) \cdot d7[\sqrt{2} \cdot y_1 - (y_1 + y_3) \cdot cis + (y_3 + y_5) - (y_5 + y_7) \cdot c3s]$

 $c2 = cos(\Pi/4) = 1/\sqrt{2}$ であるので、 $\sqrt{2}$ に 30 【式14】 よる乗算は調整した c 2 値= 1 を与える。この実施例に よれば、(ビデオ絶対及び周波数値の値の上方調整に対 広する) 表現を調整することにより、各々が一般的に有 用な乗算器が必要ないように一定係数である乗算の必要 性及びc3sを除去することができる。これはIDCT 油質動作の半導体の実現において対応するハードウエア

乗算器の必要性を次々に除去する。

【0112】g(k)及びh(k)の構造における類似 点はマトリックス形状においてそれらの式を表わすこと によって示すことができる。 C を次にように 4×4のコ 40 サイン係数マトリックスで定義する。

[0113] 【式13】

[0115] 【式15】

ここで、D=diag [d1, d3, d5, d7] =対 角線に沿ったd1, d3, d5及びd7を備えかつ他の エレメントはOに等しい4×4のマトリックスである。 式14及び式15に示すように、g(k)を得るために 偶数入力で動作するプロシージャとh (k) を得るため 50 に奇数入力で動作するプロシージャとはコサイン係数マ

[0114]

トリックスCによる乗算の共通ステップを有する。しか しながら、h(k)を得るために入力は先ず(定義によ $\delta v = (-1)$ を呼び出して) 対で合計しなければなら ない。 v = (1) は2によって予め乗算されなければな らない。Cによる乗算の結果はDにより乗算される必要

【0116】また、上記したように、そのNーポイン ト、1次元IDCT (式4を参照) は (グループ化され た) N/2奇数及びN/2偶数入力値について(合計符 号の元で)共通のコア動作を各々含む2つのN/2-ポ 10 号が変化されたときには同一の標準と合わなければなら イント、1次元IDCTに分離することができる。上記 の表現はこの実施例において実施されるようにIDCT つぎの簡単な構造を生成する。

低位出力(N=8, 出力k {0, 1, 2, 3}): [0117]

[式16]
$$y(k) = g(k) + h(k)$$

高位出力(N=8、出力k {4, 5, 6, 7}): [0118]

[元 1 7] y(k) = y(N-1-k') = g(k') - h(k')

g(k)は出力値を直接生成するため偶数入力値で直接 演算動作し、h(k')は値d1,d3,d5及びd7 による乗算と同様に入力値をグループ化して含んでい る。通常のように、IDCT回路の設計者はサイズ対連 度、実現した素子数の多さ対減少した相互接続の複雑さ 等のトレードオフの数に直面する。例えば、シリコンチ ップトに追加の又は更なる複雑な素子を含むことによる 計算速度を改善することができるが、これは明らかにそ DCTチップで有用である又は望まれることが「ルック アヘッド (先取り) 」加算器等の精密で複雑な設計の使 用を限定又は阻むことになる。

【0119】正確件の標準

全ての計算の限りない精密性及び正確性、その上、無限 の記憶容量及び計算時間を仮定すると、IDCT及びD CTの変換映像データによって生成される映像は完全に 元の映像を再生する。勿論、そのような完全は存在する 技術を用いて得られない。

【0120】しかしながら、標準化を達成するために、 IDCTシステムは国際電信電話諮問委員会(CCIT T) によって「CCITT勧告H. 261ー逆変換正確 仕様の添付1」として出された標準化方法に応じて現在 測定される。このテストは生成されるランダム整数を含 む10000組の8×8のブロックを詳述する。それら のプロックは10000組の8×8の「基準 I D C T 出力データを生成するため予め設定された正確度を用い て(予め設定された四捨五人、クリッピング及び演算動 作の先に又はそれに続いて) DCT及びIDCT変換さ れる。

【0121】 IDCTの実行が試験されるとき、そのC CITTのテストプロックが入力として用いられる。実 際にIDCT変換した出力は公知の「基準」IDCT出 カデータと統計的に比較される。最大値は全体として及 び各成分としてプロックのピーク、平均、2乗平均及び 平均値の平均誤差の点からそのIDCTに対して特定さ れる。更に、そのIDCTは対応する入力ブロックが全 て0を含んでいるならば、全て0出力を生成しなければ ならない。また、そのIDCTは全ての入力データの符 ない。IDCTの実行は、最大の誤差がテスト中に特定 した最大値を越えないならば、受け入れられるべき正確 件を有するとことである。

【0122】他の公知の標準は(「8×8の離散コサイ ン変換の実行のための I E E E 標準仕機案 | . P 1 1 8 0/D2, 1990年7月18日) 及び(「8×8の離 散コサイン変換」、ISO委員会のCD11172-2 塞の添付A)における米国雷気電子学会(IEEE)の ものである。それらは上記のCCITTの標準に本質的 20 に一致している。

【0123】ハードウエアの実現

図9は本発明の一実施例によるIDCT方法のデータの 流れを示す簡略ブロック図である(図示及び以下に説明 するように、ハードウエアの構成は更に小型で効率的に し得るが)。図9において、Y [0] 及びY [4] 等の システムへの入力及びX [3] 及びX [6] 等のシステ 人からの出力は単線で伝達されるように示されている。 図9の単線の各々は各入力及び出力と対応する完全に並 行に多くのビットで幅の広いデータワードを伝達するデ の具体化を大きく又は更に複雑にしてしまう。また、I 30 ータパスの形で多くの伝導体を示していることと理解す

べきである。 【0124】図9において、大きな円225及び226 は2入力加算器を示し、その加算器の入力の接続点の小 さい円227は対応する入力ワードの補数が用いられる ことを示している。そのような補数をとる入力を備えた 加算器は、非補数の入力から補数をとった入力を減算す る。例えば、上方左の加算器からの出力TOはY [0] +Y「4]に等しくなるけれども、出力T1の加算器は 値Y+(-1), * Y4=Y0-Y4を形成する。よっ 40 て、1つ補数をとる入力を備えた加算器は差をとる成分

であるということができる。 【0125】また、図9において、一定係数乗算はデー タ涌路に塗りつぶしの三角形230によって示されてい る。例えば、入力 Y 1 は B O を生成する加算器に入力す る前に、2の平方根の乗算器を通過する。よって、中間 値T3=Y2 T3=Y2c1s+Y6 c3s及び中 間値B2=pl c3s-p3 c1s=(Y1+Y 3) c3s-(Y5+Y7) c1sである。その示した 加算、減算及び乗算を行なうことにより示した構成はg 50 (0)~g (3)のために式11及びh(0)~h

(3) のために式12を実行することが分かる。

【0126】図9は本発明の重要な利点を示している。 図9に示すように、その機成は4つの主要な領域、すな わち、対となった入力 p (k) を生成し2の平方根によ って入力 v (1) を乗算する事前共通プロック PREC

(231)、式12のように一定係数dl.d3.d d7の4つ乗算器を含む第1事後共通プロックPO STC1(233)、式16及び式17のように低位出 カ用としてg0~g3項とh0~h3項とを合計し、高 成する第2事後共通プロックPOSTC2(235)、 及び奇数及び偶数データ通路に含まれる共通プロックC B I. K (232) に分割されている。本発明の実施例に よる処理回路においては、奇数及び偶数入力に行なう共

構成によって実行される。 【0127】実施例における動作方法及びディジタル構 成を理解するためには、「キャリピット」を理解するこ とが手助けとなる。簡単な例として、1+1=0のよう な2つの2准数の加算においては「1 | のキャリは正し 20 い結果「10」(十進数「2」の2進数表示)を生成す るため次の高位ビットに加算されなければならない。換 堂すれば、01+01=00(キャリなしの合計)+1 0 (キャリワード) である。「合計」に「キャリワー

通動作は図9に示したような複構成よりもむしろ単一の

ド」を加えて正しい回答00+10=10を得る。 【0128】10進数の例として、数「436」と「8 257とを加算すると仮定する。手で2つの数を加算す る共通の手順は通常、次に示す如くである。

1. 1の位: 「6」と「5」との加算は十の位に「1」 のキャリを有する「11である。

合計:1、キャリイン:0、キャリアウト:1 2. 十の位: 「3 | と「2 | との加算は「5 | であり、 前ステップからのキャリ「1」を加算してキャリなく 「6」を与える。

[0129]

合計:5、キャリイン:1、キャリアウト:0 3. 百の位: 「4」と「8」との加算は千の位に「1」 のキャリを有する「2」であり、前ステップからのキャ りはない。

合計:2、キャリイン:0、キャリアウト:1 4. 千の位: 「0」と「0」との加算に百の位からのキ ャリ「1」を加算して「1」を与える。

[0130]

合計:0、キャリイン:1、キャリアウト:0 回答の「1261」は隣接の低位の位置のキャリアウト による各位へのキャリインにより同一の位の合計に各位 のキャリイン合計を加算して生成される。(最低位への キャリインは常に0である。) 勿論、問題は十の位から キャリインがあるか否かを知るまで百の位で「4」と 「8] とを加算することを待つ必要があることである。

これは本質的にこのような動作をする「リップル加算 器」を表わす。リップル加算器は特別な記憶素子を必要 とすることなく「最終の」回答を得るが、他の設計より 遅くなる。

【0131】代替の設計として「キャリセーブ (car ry-save)」が知られている。各位の2つの数の 合計は部分合計又は結果ワード (この例では0251) 及び異なるワード(1010)でキャリ値を記憶するこ とにより生成される。その完全な回答は次のステップで 位出力用としてg0~g3項とh0~h3項との差を生 10 その合計及びキャリワードを「分解する(resolv ing)」ことによって0251+1010=1261 のように得られる。記憶されている限りの時間にキャリ ワードを部分結果に加算することができるか否かを判別 するために待つことなく同時に位毎に加算を行なうこと ができる。

> 【0132】その解答動作は各計算段で要求される時間 の大きな割合を涌営必要とするので、それら動作の速度 アップはその変換サイズにおける比較的小さな増加だけ を必要とするが、全体の動作速度に重要な影響を与え

る。よって、キャリセーブ乗算器は各行にリップル加算 器を用いることよりも通常速い。しかしながら、乗算器 において各加算のためのキャリワードは記憶されるか次 の加算へ渡す必要があるので時間のおける利点は大変な 複雑さを犠牲にしている。更に、乗算の最終出力を得る ために、最終部分合計及び最終キャリワードはリップル 加算器に加えることにより求めなければならない。しか しながら、1つのリップル加算器だけが必要となり、そ れにより時間節約は実行される必要がある乗算の大きさ に通常、比例する。更に、キャリワードは加算される他 30 の数として扱われ、最終の乗算解答が必要となる前のと きにそれが加算される限りは実際の加算を遅延させるこ

とができる。 【0133】本発明のこの実施例において、遅延解答の 実現は設計を簡単にし、IDCT回路の処理能力を増加 させるために用いられる。また、予め選択したキャリワ ードのあるビットは、標準テストデータセットによる本 発明のテスト動作の統計的分析に基づくIDCTの結果 で大きな期待で正確性を与えるために解答の前に所定値 に任意的に及び強制的に変えられる。

40 【0134】図10は本発明の好ましい実施例の構成を 示すブロック図である。この好ましい実施例において、 奇数及び偶数の入力は時間多重化され、共通ブロックC BI.K (232) において分離処理される。この入力は どちらか一方の順に処理される。図10において、記号 Y [1, 0], Y [5, 4], Y [3, 2]及びY 「7.6」は奇数入力Y1、Y3、Y5、Y7が先ず計

算回路を完全に通過し、偶数入力 Y O 、 Y 2 、 Y 4 、 Y 6が続くことを示すために用いられる。この順は現実施 例にかくことができないものではなく、それでもなお、

50 以下に説明するように、下流 (downstream)

への演算動作は、奇数入力だけについて実行され、奇数 入力値を先ず入力することによりそれら下流への演算動 作を、全での入力に共通の演算動作が偶数人力について 上流(upstream)へ実行されると同時に行なう ことができる。これは多数の演算案子が逆にアイドルの ままである階層が減少させる。

【 0 1 3 5] 回様に、記号× [0 , 7] , X [1 , 6] , X [3 , 4] 及びX [2 , 5] は低位出力X 0 , X 1 , X 2 , X 3 が先ず出力され、それに高位出力X 4 , X 5 , X 6 , X 7 が続くことを示すために用いられ 10 る。図9及び図1 0 に示すように、奇数入力がY 1 , Y 3 , Y 5 , Y 7 であるため必要はないが、入力は完全に初期的には昇順にグループ化される。この順に入力信号を配置することは図9及び図1 0 に示した簡単な「パタフライ」データ通路構成を可能にし、シリコン半導体業子において本発明の実行における相互接続効率を大きく増加させる。

【0136】図10に示したように、加算器及び減算器 は「+」(加算器)235、1つの補数入力を有する加 算器「一」(減算器) 236又は「土」(加算及び減算 20 237の間を切り換えることができる分解加算器/減算 器)のいずれかを囲む円によって示される。2つのmビ ットの入力ワードの共通プロック232における大部分 の加算器及び乗算器は、加算/減算のキャリビットを含 むmビット又はm-1ビットと並列して結果として生じ るmビットの部分である。言い換えすれば、共通ブロッ クCBLK 232における第1の乗算及び減算は、キ ャリビットの加算が次の処理段まで遅延されるという未 分解の意味である。このステップの利点はそのようなキ ャリセーブ加算器/減算器がその結果にキャリビットワ 30 ードの最終の加算を行なう必要がないということであ る。しかしながら、分解加算器はまた加算器の出力にお けるバス幅を減少させるために用いられる。

(0 137) 図10は本窓時の好ましい実施例における 1及び2人力のラッチの使用を示している。図10にお いて、ラッチは長方形238として示されており、事前 共通プロックPREC 231及び事後決通プロックP OSTC 233の両方に用いられる。1人力のラッチ はラッチg[0,7],g[1,6],g[3,4] びg[2,5]とh[0,7], h[1,6], h [3,4] 及びh[2,5]からの各州加戸路/減算器 への入力をラッチすると共に、乗算器D1,03、D5 及びD7の入力で使用される。そのように、分解加算器 /乗算器は上記の式16及び式17に示した加算又は減 類を行なう。

【0138】上記したように、偶数入力Y0, Y2, Y4及びY6は共通プロックCBLKK 232において 処理される前に対にされる必要はない。しかしながら、 奇数入力がそのような対である必要があるだけでなく、 入力 Y 1 2 は盗切な入力値が共通プロック C B L K 2 3 2 に送られることを確かにするために 2 の平方程によって乗算されなければならない。 率前共通プロック P R E C 2 3 1 は各入力値用に 2 入力乗算(「M U X」)ラッチ C 1 0, C 5 4, C 3 2 及び C 7 6 を有する。 2 入力 M U X ラッチへの 1 入力はその結果として未処理の入力値に直接結合され、他の入力は分解加算器及び入力 Y 1 用の 2 の平方根の分解乗無器から入力される。 よって、正しい対の又は対でない入力を、それら 2 つの入力間の多重化ラッチの単なも切り換えによって共通プロッ

クCBLK 232に容易に送ることができる。 【0139】図10に示すように、20平方根の乗算器 D1、D3、D5、D7は好ましくはそれらの出力を定 める。すなわち、完全な合計を生成するためにキャリゼ ットが加算されている結果を生成する。たりはその実際 器からの出力が対応するパラレルデータ通路において未 乗算の入力として同一のパス欄を有することを強かにす る。

【0140】 本発明による共通ブロックCBLK 23 2の好ましい実施例は、Y[1,0] 及びY[5,4] 各々についての前方データ通路に「ダミー」 減期第24 0を含む。それら素字化2つの入力なパラレル出力とし て通過するように結合するために動作する(ダミー減算 器の場合、1つの入力の2の補数をとった後)。 各場合 において、1つの入力はそれが次の処理段で加算される キャリピットを含むように処理される。よって、対応す る加算及皮質は遅延されるけれども行なわれる。

【0141】 ○内技術はフルスケールの加算器、乗算器をそれら素子の実現では必要としないので上方の2つで一夕適路に必要なリソースを減少させる。よって、その「結合器 (combiners)」は加算器及び乗算器として動作し、それら素子のために実行させることができ、次の加頭のためのポーケル単なる事件として又は減算のためのインバータ列として実行させることができ、それらのいずれも少しもまたは全く追加回路を必要としない。

【0142】そのような結合器の使用は、共通ブロック CBLK 232における始めの加算器及び減算器から の出力が同一の幅を全て有し、底部の2つのデータ道路 40 にあるキャリセーブ加算器/減算器の出力と一致するこ と意味している。それらはその2つのデータ道路で共通 ブロックCBLK内のそれに続く分解加算器及び減算器 への入力を牛取する。

【0143】上記したように、偶数入力は本発明の好ましい実施例において奇数入力と分離して処理される。奇数入力が先ず処理されるとする。管理制御回路(四駅十世)は奇数入力ワードを事前共通ブロックPRECに供給し、対の値p0~p3(図9を参照、p

(n) の定義) を記憶する多重ラッチC10, C54, 50 C32, C76の低位入力(図10を参照)を選択す る。ラッチ1h0、1h1、1h3及び1h2は各々値 HO, H1, H3及びH2をラッチするために活性化さ

【0144】その管理制御回路は事前共通ブロックPR EC 231内の2入力多重ラッチC10, C54, C 32, C76の上側入力をラッチし選択し、偶数入力ワ ードをそれらラッチに供給する。偶数入力はg0~g3 の値を生成するために用いられるので、管理制御回路は 事後共涌プロックPOSTC 233内のラッチLg0 ~ L g 3 を g (k) 値を記憶するために制御する。

【0145】g(k)及びh(k)値がラッチされる と、事後共通ブロックPOSTC 233は分解加算器 /減算器を減算モードに切り換えることにより高位信号 X7, X6, X5及びX4を出力する。低位出力信号X 3. X2. X1及びX0は分解加算器/減算器を加算モ ードに切り換えることにより発生される。出力データに ついては自然の順を含む任意の順に送ることができる。 【0146】本発明による好ましい多重化の実行は図1 のに非常に簡単な図形として示され、図9に示された非 多重化構成と同一の計算を行なう。しかしながら、共通 20 プロックCBLK 232における加算器、減算器及び 乗算器の数は半分に削減され、ダミー加算器/減算器の 使用は高価な演算回路の複雑さを更に減少させる。図1 1 は本発明の実施例による I D C T回路の実際の主成分 及びデータラインを示している。その主成分は事前共通 プロック回路PREC 231、共通ブロック回路CB I.K 232、及び事後共通プロック回路POSTC 233を含む。また、そのシステムは入力、タイミン グ、及び制御信号を事前共通ブロック回路PREC 2 31及び事後共通ブロック回路POSTC 233に直 30 接叉は非直接に供給するコントローラCNTL 241 を含む。

【0 1 4 7】 本発明の好ましい実施例においては、入力 及び出力信号 (Y0~Y7及びX0~X7) は22ビッ ト幅である。これが存在する工業標準によって測定され るように許容できる正確性を確保することができる最小 幅であることをテストは示している。以下に詳細に説明 するように、この最小幅は「1」又は「0」であるべき 選択された演算素子内のあるキャリワードを強制するこ とにより部分的に得られる。本発明によれば、あるデー 40 タワードの調整に相当するこのビット操作は公知の入力 テストデータのIDCT変換を用いた後に、IDCTシ ステムの結果の統計的な分析の結果として行なわれる。 あるビットを所定値に強制することによって、四捨五入 及び切り捨て誤差の影響を減少させることができること が分かり、それによってIDCTシステムからの空間出 カデータが公知の「正しい]空間データから少ない差異 にすることができた。しかしながら、本発明の実施例に よる回路に用いられる成分は公知の方法を用いて異なる

のデータワード長に同様に適用することができる。

52

【0148】共に処理される全ての4つの入力は88の パラレル導体(4×22)を介して事前共通ブロックP RECに同期して入力されるが、画素ワードは送信デー タからの時点に1に通常変換される。実施例によれば、 入力データワードは好ましくは1つの22ビット入力バ スを介して直列に全て搬送され、各入力ワードはデータ 通路内の適切な入力ポイントで順にラッチされる。図1 1 に示したように、22 ビットの入力データバスはT_ 10 IN [21:0] 242で示されている。

【0149】その図において、以下に説明するように、 多数ビット信号はコロン「:」の左の高位ビットとコロ ンの右の最下位(LSB)を有するブラケットに示され る。例えば、入力信号T_IN[21:0]242は0 から21までの番号のビットを有する22ビット幅で あ。単一のビットは平方プラケット内の単一番号として 定義され、T IN [1] は信号T__INの最下位ビッ トの次のビットを示す。

【0150】本発明の実施例においては、次の制御信号 は事前共通ブロックPREC 231の動作を制御する ために用いられる。

IN CLK. OUT CLK:本発明によれば、その システムは好ましくは重なり合うことがない2つの位相 クロックを使用する。その信号IN CLK及びOUT CLKは入力、中間及び出力信号の値を保持するラッ チの列である。

[0151] LATCH10, LATCH54, LAT CH32. LATCH76: 好ましくは、1つの22ビ ットワードは1度にシステムに入力される。一方、4つ の入力信号は一度に処理される。各入力信号は3つの他 の入力ワードと処理される前にそのアーキテクチャ内で 適切な位置でラッチされなければならない。それらのラ ッチ信号は各入力ラッチを作動させるために用いられ る。例えば、信号LATCH54は先ず入力信号Y5を ラッチし、その後、次の処理段の間だけ入力信号 Y 5

(図10を参照) と同一点で事前共通ブロックPREC 231に入力する入力信号Y4をラッチするために用 いられる。

【0152】LATCH: 4つの偶数又は奇数入力信号 が事前共涌ブロックPREC 231にラッチされる と、好ましくはラッチのその後の列へ同じ時点でシフト される。信号LATCHは事前共通プロックPREC 2.3.1内の海篦素子によって海算動作される4つの入力 値を保持する入力ラッチの第2列を作動させるために用 いられる。

【0153】SEL_BYP, SEL_P:図10に示 されるように、ラッチC10, C54, C32及びC7 6にラッチされる偶数入力信号は加算器及び2の平方根 の分解乗算器を迂回するようにされるべきである。しか バス幅に全て適応させることができるので、本発明は他 50 しながら、奇数入力信号は対の入力p(n)を形成する

ために先ず対にされなければならない。信号Y1は2の 平方根によって乗算される必要がある。制御信号SEL Pはその対にされた入力信号を選択するために作用さ れる。従って、それらの信号は事前共通ブロックPRE C 231の出力ラッチへ制御信号を通過させるマルチ プレクサレして動作するゲートを制御するために用いら れる。

【0154】上記したように、厳格な昇順に入力信号を 配置しないことは高相互接続効率を有する簡単な「バタ 数入力が先ず、事前共通ブロックヘグループとして供給 され、それに続いて偶数入力となる。しかしながら、順 番は各奇数又は偶数グループ内で用いられれば良い。す なわち、入力の順は奇数入力を処理するために分離して 与えられる、又は回路の分離領域内に少なくとも与えら れる如く適切なラッチ配置を用いることができる。 【0155】管理制御回路は事後共通プロックPOST C 233のためにタイミング及び制御信号を発生す

る。それらの制御信号は次の如くである。 ブロック C B L K 2 3 2 からの出力は、奇数入力を処 理した後、H0、H1、H3及びH2として示される。 それらの信号は最初の共通プロックCBLK1 232 内の係数乗算器 d 1. d 3. d 7. d 5 各々に送出され る。信号EN BHは係数乗算器において乗算された 後、h0~h3値を保持するラッチを作動させると共に g O~g 3値を保持するラッチを作動させるために用い

【0156】ADD, SUB:図10に示したように、 実施例は低位出力を生成するために合計及び差g(k) 及びh(k)値を求める分解加算器/減算器の1つのパ ンクを含む。信号ADD, SUBはその分解加算器/減 算器を加算及び減算モード各々に設定するために用いら れる。

られる。

EN O: この信号は分解加算器/減算器からの結果を ラッチする出力ラッチを作動させるために用いられる。 [0157] MUX OUT70, MUX_OUT6 1. MUX OUT 4 3, MUX_OUT 5 2: 本発明 のよれば、システムからの出力データは好ましくは1つ の22ビット出力バスを介して送出され、それによっ 1つの出力値(X0~X7)だけが一度に送出され る。それらの信号は4つのラッチされた出力値の最終の 出力ラッチにラッチされるべきものを選択するために順 に作用される。よって、それらの信号は4-1マルチプ レクサのための制御信号として動作する。

【0158】T OUT [21:0]: これは事後共通 ブロックPOSTC 233からの22ビットの信号を

事前共通ブロックPREC 231からの出力信号は共 通ブロックCBLK

232への入力信号を生成させるためにラッチされる。 図11に示されたように、事前共通ブロックPREC 231からの出力信号は4つの22ビットのデータワー FCI10 [21:0], CI54 [21:0], CI 32 [21:0], CI76 [21:0] として与えら れ、それは共通ブロックCBLK 232への入力信号 IN [0], IN [1], IN [3], IN [2] とな

54

【0159】図11に示すように、共通ブロックCBL フライ」バス構造をもたらす。また、述べたように、奇 10 K 232からの4つの22ビットの結果は出力信号O UTO [21:0], OUT1 [21:0], OUT3 「21:01. OUT2 [21:0] として並列に変換 される。それは、CO70 [21:1], CO61 [2 1:11. CO43 [21:1], CO52 [21: 17 として事後共通ブロックPOSTC 233の入力 信号としてラッチされる。

【0 1 6 0】共通プロック C B L K のために要求される 制御信号はない。この例のIDCTシステムのユニーク な構成のため、システム動作の共通プロックについては EN_BH,EN_GH:図9を再度参照すると、共通 20 クロック、タイミング又は制御信号を必要とせず純粋な 論理動作として動作することができる。これは更に素子 の複雑さを減少させる。アプリケーション(特に、全て の必要な油質動作を行なっために十分の時間があるも の) によっては、事前共通プロックPREC 231及 び事後共通プロックPOSTC 233がクロック、タ イミングマは制御信号なしに動作するように構成しても

【0 1 6 1】図 1 2 は本発明における事前共通プロック PREC 231のブロック図である。この図及びそれ 30 に続く図において、記号「S1 [a] . S2 [b] . SM「Z] | は信号S1, S2, …, SMから選択 したビットa. b. zが、信号S1の選択ビット 「a] である最上位ビット (MSB) 及び信号SMの選 択ビット「z I である最下位ビット(LSB)と共に同 一のバスを介して並列に転送されることを表している。 ここで、Sは任意の信号表示、a, b, …, zは信号の パス幅の範囲内の整数である。その選択ビットは個々の ビットである必要はない。むしろ、全体的又は部分的な 名物ビットワードは他の単一ビット(bits)、或い 40 は完全な又は部分的な多数ビットワードと共に送出され ても良い。図において、シンポルSは対応する信号表示 によって置き換えられる。

【0162】例えば、図12において、2の平方根の乗 算器はR2MULの如く示される。この未分解乗算器か ら出力される「セーブ (save)」又は「未分解合計 (unresolved sum) | は21ビットワー ドM5S [20:0] として示され、同様に、乗算器R 2MILLから出力された「キャリ」は22ビットのワー ドM5 C [20:0] として表され、それはキャリセー 50 プ分解加算器M5Aの「b」入力へのバスを介して転送

される(「O」はヤーブ出力の最下位21ビットにMS Bとして挿入される。しかしながら、これは分解加算器 M5Aの「a」入力へ供給される前になされる。これは 記号GND M5S [20:0] で図12には示されて いる。) 言い換えすれば、加算器M5AへのMSB入力 に対応する導体はグランドGNDにそれを接続すること により強制的に「0」にされる。

【0163】「0」がなぜ「合計」の22番目のビット として挿入されるかを理解するために、乗算の部分合計 がヵ場所分の幅をであれば、キャリワードは部分合計に 10 関して左へ1場所分だけシフトされる。よって、そのキ ャリワードは最下位位置内の「0] (単位位置の中にキ ャリピットを生成するためこの位置の前には何もないの で)を有する n+1番目の位置の有効データビットで n +1場所に拡張される。それらの2つのワードが分解2 准数加算器への入力として用いられるならば、キャリワ ードのビット(数字)が部分合計の対応するビットと適 切に位置合わせされることを確実にするように注意しな ければならない。これは十進小数点(例えば、整数演算 における如く)が両ワード内における位置合わせをもっ 20 て維持されることを確実にする。加算器への入力がn+ 1 ビット幅とすると、他の入力でキャリワードと位置合 わせされる n+1 ビット入力を与えるために「0」を全 てのnビットのポジティブ部分合計ワードの最高位ビッ トに挿入することができる。

【0164】上記したように、事前共通ブロックPRE C 231内で与えられた時間で処理される4つの入力 は入力バスT_IN (21:0) を介して転送される。 この入力パスは4つの入力ラッチIN10L, IN54 ラッチは、入力クロック信号IN CLK及び対応する ラッチ選択信号 LATCH 10、 LATCH 54、 LA TCH32、LATCH76が高レベル (high) で あるときだけ作動可能にされる。よって、ラッチ可能信 号LATCH10, LATCH54, LATCH32, LATCH76が引き続いて生じることにより4つの入 力を I N_C L K 信号の 4 つの期間内にそれら各入力ラ ッチにラッチすることができる。この時間の間に、4つ の入力値を安定化しかつラッチするためにLATCH信 号は入力ラッチIN10L, IN54L, IN34L及 40 で「N76Lを活性化するように低レベル(又は異なる 位相) にされるべきである。

【0165】本発明に応じたラッチのタイミングの例は 図13に示されている。4つの入力信号が好ましい順に ラッチされると、それらはラッチL10L, L54L, L32L、L76Lの第2のバンクへ送られる。それら ラッチの第2のパンクは、信号OUT CLK及びLA TCHが高レベルのときに作動可能にされる。その信号 タイミングは図13に示される。

の入力を遅延させる必要はない。全ての偶数又は奇数入 カワードが入力ラッチIN10L、IN54L、IN3 4 L 及び I N 7 6 L に受け入れられラッチされると、 I N CLKの次の立ち上がりエッジで遅延なく他の4つ の入力信号を受け入れ始めることができるようにその入 カラッチは解放される。

【0 1 6 7】 図の中で示された様々な成分のために用い られた2つの数字のサフィクス記号[10,54,3 2. 761 は、奇数信号が先ず処理され、その構造内の その後のパスにおける偶数信号が続くことを示してい る。上記したように、この順番は本発明においては要求 されず、付加的な順番を用いても良いことはこの分野の

当業者には理解され得る。 【0168】4つの入力信号がラッチL10L、L54 I. 1.32L. L76Lの第2のパンクに適切な順番で ラッチされると、対応する値は選択パイパス信号SEL BYPの活性化により出力ラッチC10L, C54 L、C32L、C76Lへの入力として供給されるか、 又はそれらは「セレクトp」信号SEL_Pの活性化に

より同一の出力ラッチへ対とされかつ乗算された入力と して供給される。言い換えれば、全ての信号は事前共通 プロックPREC 231の出力ラッチC10L. C5 4 L、C32L、C76Lへ直接及び非直接的に、演算 素子を介して供給される。しかしながら、適切な値は 「選択バイパス」信号SEL BYP (偶数入力Y0, Y2、Y4及びY6用)又は「セレクトp」信号SEL __P (奇数入力 Y 1 , Y 3 , Y 5 及び Y 7 用) の活性化 によりそれらラッチにロードされる。この分野の当業者 には理解され得るであろうが、それら及びその他の制御 L. IN34L及びIN76Lの入力に接続される。各 30 信号の所望のタイミング及び順番はコントローラCNT L241の適切な動作構造及び又は [マイクロ] プログ ラミングによって公知の方法で容易に達成される。

【0169】ラッチL10Lの出力にて最上位の入力値 は2の平方根の乗算器R2MULへ先ず供給され、そし て示されたように分解加算器M5Aに供給される。分解 加算器M5Aからの出力は2の平方根によってラッチL 10 L からの出力の分解乗算と等価として示される。そ の他の3つのラッチL54L, L32L, L76Lから の出力は、22ビットのランチパスLCH54[21: 0], LCH32 [21:0], LCH76 [21: 0] を介して直接的に及び分解加算器 P 2 A. P 1 A 及

7fP3A各々を介して非直接的に、対応する出力ラッチ C 5 4 L. C 3 2 L 及び C 7 6 L 各々に転送される。 【0170】本発明においては、各分解加算器P2A, P1A、P3Aは2つの入力「a」及び「b] を有して いる。加算器P2Aについては一方の入力はラッチL3 2 Lから入力され、他の入力はラッチ L 5 4 Lから入力 される。 (L54Lにラッチされた) 入力値Y5及び (L32Lにラッチされた) Y3については加算器P2

【0 1 6 6】 本発明のシステムは8つの入力ワード全て 50 Aからの出力がY5+Y3に等しく、それは上記したよ

うにp(2)に等しい。従って、その加算器は対の入力 値p(1), p(2)及びp(3)を生成するために奇 教入力を対にする。勿論、L54L、L32L、L76 Lにラッチされた偶数入力信号は分解加算器 P 2 A, P 1A P3A各々を介して通過するが、その結果として 生じるn 「値」は出力ラッチC54L, C32L, C7 6 L へは供給されない。なぜなら、その「選択 p」信号 SEL Pは偶数入力に対しては活性化されないからで

【0171】入力クロック信号IN CLKの活性化に 10 いられることになる。 より出力ラッチC10L, C54L, C32L, C76 Lにラッチされる値は、偶数入力YO, Y2, Y4, Y 6 又は奇数入力について対となった入力値P0.P1. P2. P3に等しくなる。入力Y(1)は値U(-1) と「対」にされ、それは0になると仮定される。図12 に示されたように、この仮定は値Y1に何も加算しない ことによって実行される。代わりに、Y1は図9及び図 10に示したように2の平方根によって乗算されるだけ である。

LK 232の好ましいアーキテクチャを示している。 異なるシステムブロック内の様々な乗算及び加算のため その様々な計算を行なう前にその共通ブロックへの入力 値を下方調整することが必要又は利点となる。これはシ ステム内の様々な油算素子への対応する入力のために同 一の十進小数点 (それは整数演算ために伴う) の位置を 可能にする。

【0173】よって、入力値IN0 [21:0] 及びI N 1 「2 1:0] はディジタル演算において2ビットの 右シフトに対応する4のファクタによって下方調整され 30 おらず省略されている。それらの接続は理解されるべき る。2進数表現において数の符号を(正の値を正に、負 の値を負に)維持するために、最上位ビット (MSB) はその結果として生じる右シフトしたワードの2つの最 上位ビットに複写される。この処理は「符号拡張(si gn extention)」として知られている。従 って、入力値 INOは符号拡張で2ビットだけ下方シフ トされてIN[21], INO[21], INO[2 1:2] として示されたシフトした入力値を形成する。 入力値 IN1 [21:0] は同様に2つの位置だけ符号 拡張される。また、入力IN2はシフトされ、IN2 「21] IN2 [21:1] を生成するために拡張さ れる。それらの1位置のシフトは2のファクタによる切 り捨て除算に対応する。

【0174】図10に示されたように、入力IN2, I N3はその調整された係数cls及びc3sによって乗 算される必要があるものである。各入力IN3及びIN 2.波調整された係数の各々によって乗算される必要があ る。図14に示すように、これは4つの一定係数キャリ ヤーブ垂算器MIII. CIS. MULNCIS. MUL C3C3,及びMULC2S2によって行なわれる。底 50 [21:1]を生成する。よって、各加算器への入力は

部のIN2用の乗算器は反転乗算器MULNC1Sであ る。すなわち、その出力は一定値C1Sにより乗算され る入力の値の負に相当する。よって、C76にラッチさ れた値は(C3Sによる乗算の後) C32にラッチされ た値から減算される。反転乗算器MULNC1Sを備え ることによって、減算は対応する値の負を加えることに より行なわれ、それは差を生成することと同等である。 これは後段の加算器に同様の回路の使用を可能にする が、非反転乗算器を使用することはその後に減算器が用

【O175】本発明の図示した実施例において、4つの コサイン係数乗算器MIIL C1S. MULNC1S. MULC3C3、及びMULC2S2が含まれる。も し、構成が信号が乗算器を分離して通過するようにされ るならば、必要な乗算は2つの乗算器だけ、すなわち c 1 s 係数用と c 3 s 係数用を用いて行なうことができ

【0176】本発明によれば、乗算器MUL C1S, MULNCIS, MULC3C3, 及びMULC2S2 【0172】図14は本発明における共通ブロックCB 20 は好ましくはキャリサーブ形であり、それは2つの出力 ワード、すなわち、ハードウエア乗算器内で行なわれる 多数の行の加算の結果に対応する一方と、生成されるキ ャリビットに対応する他方とをそれら乗算器が発生する ことを意味している。乗算器からの出力は2つの4入力 分解加算器BT2. BT3のいずれかへの入力として接 続されている。

【0177】簡単な図示だけのため、乗算器からの5つ の出力バスは、この分野の当業者には理解できるので、 加算器の対応する入力バスに接続されるように描かれて であり、同一のラベルを有する各出力及び入力によって 描かれる。従って、乗算器MULCISの同一の出力M 1 S [20:0] は加算器BT3の入力「sa(sav e-a)」の低位21ビットに接続される。

【0178】図14に示されたように、加算器BT2及

びBT3への5つの入力は「分割(split)」であ るように示される。例えば、加算器BT2の「ca」入 力は最下位の21ビットとしての入力であるMC3[2 0:0] の上に IN3 [21] を有するように示されて 40 いる。同様に、同一の加算器の入力「sa]はGND、 M3S [19:0] の上のGNDであると示されてい る。これは2つの0がこの入力ワードの2つの最上位ビ ットとして追加されることを意味する。そのような追加 のビットは適切な22ビット幅の入力ワードが適切な符 号を有して生成されることを確実にする。

【0179】キャリセーブ加算器BT2及びBT3は2 つの異なる22ビットの入力のキャリワード及びセーブ ワードを加算して22ビットの出力セーブワードT3S [21:0] 及び21ビットの出力キャリワードT3C

88ビット幅であり、各加算器からの出力は43ビット 幅である。図10に示したように、キャリセーブ加算器 BT3からの出力と加算される前に、ラッチC10から の出力は最上方のデータ通路におけるラッチC54から の出力と結合される。しかしながら、その「結合(co mhination) | は上方データ通路におけるそれ に続く加算器に到達するまでには必要はない。その結 果、図14に示すように、そのシフトされかつ符号拡張 化された入力値 INOは 上方キャリ出力に接続され る。加算器CSOの上方キャリ入力はそのシフトされか 10 つ符号拡張化された入力値INOに接続され、そのシフ トされかつ符号拡張化された入力値 IN 1は同一の加算 器のト方セープ入力として接続される。言い換えれば、 INO及びIN1は加算器CSOにおいて後で加算され る。

【0180】よって、図10に示した点で必ず行なわれ る必要はないが、図10に用いた特定の「ダミー」加算 器/減算器240は、動作が行なわれる必要があること を示す。同様に、図10に示した下方のダミー減算器2 40はラッチC10の出力から減算されるべきラッチC20 に等しく設定される。よって、分解加算器RES0~R 54からの出力を必要とする。これはC10からの出力 をC.5.4の出力の補数と加算することと同一である。 【0181】図14を再び参照すると、(図10のラッ チC54の出力に対応する)入力IN1の補数は22ビ ットの入力インパータ I N 1 [21:0] (それはその 入力の各ビットのビット単位の論理反転を生成する) に よって行なわれる。 IN1値の補数、NIN1 [21: 0]は加算器CS1の上方「セーブ」入力に、シフトさ れかつ符号拡張化されたINOである対応する上方「キ ャリー入力と共に供給される。加算器CS1の上方部分 30 ではINO引くIN1に相当する減算が行なわれる。 【0 1 8 2】 図 1 0 に示した下方の 2 つのデータ通路に

おいては、分解減算器が共通プロックCBLK 232 の出力で上方の2つのデータ通路内に示された分解加算 **黙の代わりに用いられる。各分解加算器又は減算器は分** 解加算器が後段に続くキャリセーブ加算器又は減算器と 等しい。これは図14に示されている。図10に示した 接続構成に従って、減算器CS2及びCS3はそれらの 入力として INO~IN3の処理した値を有する。

の22ビットのキャリ及びセーブ出力は、分解加算器R ESO~RES3において分割される。この分野の当業 者には分かるように、キャリ及びセーブ出力の分解はデ ィジタル設計の分野ではよく理解されるので、ここでの より詳細な説明はしない。図14に示すように、キャリ セーブ加算器/減算器CSO~CS3のセーブ出力は対 応する分解加算器RESO~RES3の「a」入力への 22ビットの入力として直接供給される。

【0184】この分野では良く知られているように、2 進数の2の補数はそのビットの各々を反転し(「1」を 50 る構成全てにおいて共通である。

「0」に、又は「0]を「1」に)、「1]を加算する ことにより生成される。その「1」についてはビット反 転の後に直ちに、又はより遅れて加算することができ る。キャリワードのLSBは常に「OIであり、それは キャリワード〇〇C及び〇1 Cを分解加算器RESO及 びRES1各々に入力されるようにグランドGNDに結 合することによって本発明の実施例では行なわれる。し かしながら、2の補数をとった値を生成するために減算 器CS2及びCS3のキャリ出力への「1」の加算は、 電圧VDDを供給するためにそれらデータワード〇20 及びO3SのLSBを結び付けることにより実行され、 それによってキャリワードの「O」LSBは、「1」に よる加算と同等のように「1」に置き代わる。

【0185】 上記の理由により、「0」は、(LSBを グランドGNDに結合することにより) キャリセーブ加 算器CSO及びCS1からの21ピットのキャリワード に I.SBとして付加される。キャリセーブ減算器CS2 及びCS3からのキャリワードのLSBは対応するデー タラインを供給電圧VDDに結合することにより「1 | ES3は加算器/減算器CSO~CS3からの出力を分 解して22ビットの出力信号OUTO [21:0] ~O UT3 [21:0] を生成する。

【0186】本発明の実施例におけるIDCT回路の2 つの利点については図14に見つけることができる。第 1に、制御又はタイミング信号は共通プロック C B L K 232では要求されない。むしろ、その共通ブロック への入力信号はその共通プロック232内の純粋な論理 演算素子に直ちに供給されて常に処理される。第2に、 データワードの適切な調整によって、整数演算(又は少 なくとも全ての値のために10進小数点を固定する)を 常に用いることができる。これは正確さについて受け入 れ難い犠牲を伴うことなく浮動小数点の素子の複雑さ及 び遅さを回避する。

【0187】本発明の実施例の他の利点は、示したよう な入力を順番付けることにより、また平衡の間引き方法 を用いることにより本発明によれば、シリコンでの実現 において多数の点で同様の設計構造を用いることができ ることである。例えば、図14に示したように、一定係 【0183】加算器/減算器C20~CS3の各々から 40 数乗算器MULC1S, MULC3S3, MULC3S 2及びMULNC1S全ては同様の構成を有し、データ 通路において同一の点でデータを受け入れ、それによ り、4つの全ての乗算器が同時に動作することができ る。これは「隨害(bottlenecks)」を除去 1.. 半導体実現では二重のパラレル構造の利点を全て得 ることができる。キャリセーブ加算器BT2及びBT3 はそれに続くキャリセーブ加算器及び減算器のように同 様に同時に動作することができる。この設計の対称性及 び多数の素子の効率的な同時利用は本発明の実施例によ

【0 1 8 8】 図 1 5 は本発明における事後共通ブロック POSTC 233の好ましい構成を示している。図1 Oに示したように、事後共通ブロックPOSTC 23 3の主要な機能は、係数 d 1. d 3. d 5 及び d 7 によ って共通ブロックの出力を乗算することによりhO~h 3値を生成すること、低位出力を生成するためg(k) 及びh (k) 値を加算すること、及び高位出力を生成す るためh(k)値から対応するg(k)値を減算するこ とである。図10及び図15両方を参照して、Bhラッ チが活性化されたとき、すなわち制御回路がEN_BH 10 信号を高レベルにし、かつ出力クロック信号OUTC CLKを高レベルにしたとき、事後共通ブロックPOS TC 233は共通プロックCBLK 232からの対 応する出力をラッチBHOL、BH1L、BH3L及び BH2Lにラッチする。制御回路が信号EN_GH及び 入力クロック信号 IN_CLKを高レベルにすることに よりラッチGOL、G1L、G3L及びG2Lを活性化 したときg(k), g0~g3値は対応するラッチG0 L. G1L、G3L及びG2Lにラッチされる。

【0189】 処理した奇数入力、すなわち値h0~h3 は、EN GH及びIN CLKが高レベルのとき一定 係数乗算器D1MUL, D3MUL, D5MUL及びD 7MULを介してラッチHOL, H1L, H3L及びH 2 L にラッチされる。それらの乗算器は d 1 , d 3 , d 5及び47によって各々乗算される。好ましい実施例に おいては、それらの一定係数乗算器は設計を簡単にしか つ計算速度を上昇させるためには好ましくはキャリセー ブ垂篔槑である。図15に示すように、その一定係数乗 質槑からの「キャリ (c)」は、以下に述べるある変化 を伴って分解加算器HOA, HIA, H3A及びH2A 30 される。他のデータワードのLSB(又はLSBs)は の一方の入力に接続される。一定係数乗算器からの「セ ーブ (s) 1 は、同様に、以下に述べるある強制的な変 化を伴って対応する分解加算器の他方の入力に接続され

【0190】更に、図15に示すように、H0信号のL S Bは好ましくはH Oについての対応する「セーブ」出 力を0にセットすることにより「1」に強制的にされ、 第2のビット (HOS [1] に対応する) は「1」にセ ットされる。一定係数乗算器D3MULのキャリ及びセ ープ出力からのデータワードは、同様に分解加算器H 1 40 Aへの入力として処理される。それら処理及び分解加算 照H 1 Aへの入力の利点。

【0191】本発明によれば、係数乗算器D7MUL及 TFD 5 M U.L.からのキャリ出力の全ての22ビットは対 広する分解加算器H3A及びH2Aの「a」入力に直接 接続される。各乗算器の「セーブ」出力のMSBは対応 するデータラインをグランドGNDに結合することによ り強制的に「0」にされる。述べたIDCTシステムは 上記のCCITT仕様にたいして試験される。ディジタ ル加算器及び乗算器の調整及びその他の公知のプロパテ 50 方法において構成を選択することにより処理される。

ィのため正確性は10000サンプルを通常無駄にする が、「0」又は「1」へ上記の様々なビットを強制的に することを行ってディジタル変換の期待誤差を減少させ た。データワードのピット処理の結果として、本発明の 実施例は同等の正確性を生成するためには24ビットが 通常必要であるが、22ビット幅データワードだけを用 いてCCITT規格の元で許容できる正確性を達成し

【0192】正確性の限界や切り捨て及び四捨五入誤差 のため、IDCTシステムでは各データワード毎にいく らかの不正確が通常ある。しかしながら、データワード の選択ビットを強制してエラーが全体の結果、統計的に よく生じるハードウエア内の特定の点で特定のデータワ ードの中に系統的に生じたことが発見された。ビット強 制は例えば、1以上のキャリビットを選択的に所定値に 強制することにより処理内で適用しても良い。

【0193】本発明においては、ビット強制方法は特定 の値をとるために常に強制されるあるビットと静的であ る必要はなく、むしろ動的方法が用いられて良い。例え 20 ば、データワードの選択ビットは、ワードが偶数又は奇 数、正又は負、閾値より上又は下等のいずれかであるか に従って「1」又は「0」に強制される。通常、単なる 小さな系統的な変化は全ての統計的な動作を改善する必 要がある。従って、本発明の実施例によれば、選択デー タワード(必要はないが、好ましくは一度に1ビット及 7f1ワード)のLSBは「1|又は「0」に強制され る。ССІТТテストが実行され、その実行のためのС CITT統計値はまとめ得られる。そして、そのビット は「1 1 又は「0 1 の他値に強制され、テストは再実行 「1|又は「0」に強制され、同様の統計値が得られ る。様々な強制したワード内の強制したビットの様々な 組み合わせに対する統計値を試験することにより、最良 の統計的な動作を決定することができる。

【0194】しかしながら、この統計的な根拠を置く改 善が必要ないならば、一定係数乗算器D1MUL, D3 MUL、D5MUL及びD7MULからの出力が分解加 算器HOA~H3Aにおいて従来の方法で分解されても 良い。その対応するラッチHOL~H3Lの入力の低位 21ビットはそれらの入力のLSBと共にグランドに結 合される。

【0195】Hラッチ (HOL~H3L) 及びGラッチ (GOL~G3L) からの出力は分解加算器-乗算器S 70A、S61A、S43A及びS52Aへのa及びb 入力を対で生成する。上記したように、ADD信号が高 レベルのときそれら入力の加算が行われ、減算可能信号 SIIRが高レベルのとき「b」入力を「a」入力から減 算することが行われる。上方の2つのラッチ対H0L及 びGOL、H1L及びG1Lの第2ピットは以下に示す

【0196】分解加算器-乗算器S70A、S61A、 S 4 3 A 及び S 5 2 A からの出力は結果ラッチ R 7 0 L, R61L, R43L及びR2Lにラッチされる。図 15bに示すように、加算器/減算器S70A及びS6 1 Aへの入力ワードは、本発明によれば、処理された各 入力ワードの第2ビットを有する。例えば、加算器/減 算器S70Aの「a」入力への入力ワードの第2ビット はGO [1M], GO [1M], GO [0] である。言 い換えすれば、第2のビットは値G01Mを有するため への他の入力の第2のビットは同様に処理される。この ビット処理は4つの2:1マルチプレクサH01MU X. GO1MUX, H11MUX及びG11MUX(図 15hの右に図示)によって達成される。本発明におい ては、それらのマルチプレクサはADD及びSUB信号 によって制御される。すなわち、各加算器/減算器 S 7 OABがS61Aがセットされたならば(ADDが高レ ベル)、第2のビット (HO1M, G01M, H11M 及びG11M)が1にセットされ、SUB信号が高レベ のラッチ出力値にセットされる。この方法における個々 のビットの設定は高速動作を容易に行なう。上記したよ うに、数多くのテスト画素ワードの統計的分析が更に正 確な結果をそれによって得ることを示しているので、そ の好ましい実施例はピット強制構成を含む。しかしなが ら、この方法においてより小さいワード幅の利点を与え るが、 第2のビットを処理する必要はない。

【0197】4つの高位文は低位結果は出力ラッチR7 01、R61L、R43L及びR52Lにラッチされ る。その結果は多量信号MUX_0UT70、MUX_ 0UT61、MUX_0UT743、MUX_0UT52 の側部の元で最終の出力ラッチのUTFに解決ラッチに カッチされる値を変化させることにより簡単に側卸する ことができる。

[0188] 事後共通プロックPOSTC 233内のクロック信号と附端信号との間の関係は図13b及び図13cに示されている。上記したように、2つの1次元 IDCT動作は、2次元 IDCTを行なうためにデータ 個の置き強力を直動があれれる。よって、事後共 40通ブロックPOSTC 233からの出力信号は、本発明の実施側によれば、先寸、RAMメモリ回路等の従来の記憶ユニットに公知の方法の列方向に(父は行方向に)配憶され、そして、次の事前共通プロックへの入力として供給されるように行方向に(列方向に)配憶コーナットの長歩出される。このプロックで上記したように処理されるために共通プロックでBLR 232及び事後共通プロックPOSTC 23においてもである。
[0199] 行 例)で記憶させ、列 (行) で読み出す

の必要な動作を行なう。第2のPOSTC 233から の出力は所望の2次元1DCT結果であり、それを様々 な処理プロック内で実行された調整シフトをオフセット するためにシフトすることによる従来の方法において調 整することができる。特に、1つの位置だけの右シフト は1次元1DCT動作において行なわれる2つの2の平 方根の乗算をオフセットするために必要な2による除算 を行なう。

64

【0202】その存在する1次元1DCTデータ週路パイプラインの前後止位置されたラッチィングメモリ素子 30 は、特に図18に示したように1つのブロックの中に組 20 み入れられている。よって、第2の好ましい実施例の入 出力にあるメモリ素子の量はT2データの可変量をパッファとするように増加される。図16及び図17に示さる れたように、2つのデータストリーム、「T1」(未処理のデータ)及びストリーム「C2」(一度1次元1DCTを介し、またTRAM内で置き換えられているデータ)は、時間多重化方式においてデータが開い、イブラインの中に導えるもる。

【0203】 未発明において、各ストリームはデータ通 の 路パイプラインの中にデータ項目のグループを導くため にその変化を用いる。そのデータストリームは、図1 7、図18及び図33に示すように、それらがデータ通 路のパイプライン下方に順次送られそのデータ通路の出 カでデインターリープされるようにインターリープされ る。グループは数において変化することができ、例にお いてはそれらに8ピットである。

処理されるために共通ブロックCBLK 232及び事 後共通ブロックPOSTC233においてもである。 [0199]行(例)で記憶させ、列(行)で読み出す ことは、第2の1次元1DCTの前にデータの聞き換え 50 のデータを導入すべきでない。なぜなら、これはT1の ストリームとぶつかり合い、そして、ストリームT2は データストリームを遅らせないように余分のパッファリ ング (蓄え) を備えているからである。しかしながら、 その代わりストリームT1と安全にインターリーブし得 るような時間までにその入力ストリームからのデータが バッファに保持される。これは図19及び図33に示さ れおり、そこではストリームT1からのデータは信号 「Latch1 (0) ~ Latch1 (7) 」を用いて ラッチ0~7において第1の変換の中にロードされてい る。よって、T2からのデータは図33に示した信号を 10 出力パッファブロック内の16位置のうちの1位置から 用いて図19に示したように「Latch2(0)~L atch 2 (15) 」にロードされている。

65

【0205】インターリープは「T1 OK2挿入(i nsert)」及び「T2 OK2挿入」信号によって 制御される。通常の動作の元ではインターリープはその 信号が高レベルになったとき生じる。しかしながら、 「T2 OK挿入」が高レベルの時にT2用のラッチ内

のデータ量がまだ適切な量に達していないならば、その ラッチはその機会を失い、データを挿入する次の機会が 牛じるまでデータのバッファリングを続けなければなら 20 ない。

【0206】概要として本発明における上記のバッファ リングが生じるならば、比較できる「損失(slipp age)」がT2の出力で生じなければならない。T2 はそのデータ挿入点を失いかつ図19に示したラッチ内 にバッファリングし続ける必要があるときスリップす る。T2がスリップし、パイプラインの中にデータを導 けないならば、データ通路の出力でそのT2ストリーム 出力内に対応するギャップが存在する。このギャップは そのT2出力にて余分のパッファリングの使用によって 30 取り去られる。この処理は可変T2-1次元IDCTと 共に「固定した] T1-1次元 IDC T変換を有すると 思われる。ここで、データストリームは同一の演算デー タ通路パイプライン部分を用いるので時間多重化方式で インターリーブされる。

【0207】本発明においては、データがT1に入力さ れないとき「復旧(Recovery)」が起きる。そ れはT2パッファがT1及びそのデータストリームに追 いつくための機会である。データ無しはIDCTを迂回 するデータタイプであり、図34の「Latch2 「ゅ〕」にデータスパイクとして示されている。これは 結局はT2入力をそのようにし、それはT2のバッファ リングにその出力で満たすことである。「T2dou ↑ | 信号及び「q u t | 信号がサイクルの数だけギャッ プされるとき復旧は図33及び図25に示される。その ギャップはデータストリームを修復するための基準とし て用いられる。T2用のラッチがそのデータを挿入する ことを待っていたときそれら2つの信号の間のサイクル におけるギャップがバッファリングのギャップと同一で ある。

【0208】 POSTC 233内のTRANSFOR M (変換) に続いて、インターリープされたストリーム は図18及び図23に示すように、「T2out」の中 でデインターリーブされる。その「T2out」データ ストリームは上記したようにそのデータ内にスリップギ ャップを有している。図17に示したT20ut[14 3: ø] は、図17のブロック「IDDPMUX」とし て示された16:1のマルチプレクサブロックに入力す る。マルチプレクサプロックは図25に示したように、 データを選択する。この位置は図29に示した制御ロジ ックによって選択され、その制御ロジックはその入力に てT2のバッファアップをするまでそのギャップを使用 する。このギャップは基準として用いられる。マルチプ レクサプロックからの出力ストリームT2DOUTは修 復されたデータストリームである。

【0209】 F記した IDC T構造のために本発明の実 施例で実行される範囲テストにおいては、中間値及び最 終値はCCITT規格に合致する一方、各点で公知の範 囲内に維持される。このため、演算計算においてオーバ フロー又はアンダーフローの恐れなく少量だけ(例え ば、所望の値に選択データワードのあるビットを強制す ることによって)上記したように選択値を「調整する」 ことができた。

【0210】本発明による方法及びシステムは多数の方 法に変更することができる。例えば、加算又は乗算を分 解するために用いる構成は公知の技術を用いて変更する ことができる。よって、好ましい実施例が分離した分割 加算器でキャリセーブ素子を用いている減算器の分割加 算器を使用することができる。また、本発明の好ましい 実施例はそれらの許容範囲内に全ての値が残ることを確 実にするように様々な点で下方調整を用いる。しかしな がら、下方調整は、他の予防処置がオーバフロー又はア ンダーフローを防止するためにとられるので必要ない。 【0211】本発明の一実施例においては、様々なデー タワードの所定のビットがシステム内で要求されたワー ド幅を減少させるように処理される。しかしながら、様 々な中間値は勿論ビット処理なく転送されても良い。更 に、データワードだけが本発明の図示した例内ではビッ 40 ト処理されるが、一定係数のビットを処理し、CCIT T規格の元ではその結果を評価することができる。その 結果の比較がある場合に、特定のビットを所定の値に強 制することに利点があることを示したならば、対応する 乗筒器を実行するために要求されるシリコン領域を更に 減少させるために、それらの係数の2進数表現における 「() 」の数を増加させることができる。

【0212】本発明の上記した態様のまとめにおいて は、次のことが述べられる。第1データストリーム源を 定義する第1のラッチ及び第2データストリーム源を定 50 義する第2のラッチを有するデータを変換する装置。第

1及び第2ラッチは1つの演算ユニットと通信する。そ の演算ユニットは置き換えRAMにデータを伝達し、そ の置き換えRAMはデータを置換し、それを第2ラッチ に転送する。第2ラッチは調整可能であり、受信及び送 信されているデータの可変レートを調整するためにサイ ズを変更できる。第2ラッチ及び第1ラッチは演算ユニ ットに順次第1及び第2データストリームを伝達する。 しかしながら、その第2ラッチの逐次伝達は第1ラッチ からの伝達を妨害しない。この方法において、共通の演 算ユニットは第1及び第2データストリームのために用 いられる。更に、共通の演算ユニットを使用してデータ を変換する処理について次に述べる。 先ず、第1ラッチ にデータを読み込みし、所定数のサイクルに到達する と、消算ユニットにデータを送信し、制御シフトレジス タの中に第1マーカビットを読み込む。次に、第2ラッ チにデータを読み込み、その第2ラッチは調整可能であ り、異なるレートで受信及び送信されているデータの可 変レートを調整するためにサイズを変更できる。次のス テップは、第1制御シフトレジスタが所定の状態に達 かつ第2ラッチが所定データ量で満たされたとき、 第2ラッチ内のデータを演算ユニットに送信することで ある。次に、第2ラッチが所定データ量で満たされない ならば、第2ラッチからのデータの送信を防止し、第1 ラッチがデータを受け入れていないとき第2ラッチを複 旧させる。

【0213】時間同期についての本発明の詳細な説明 MPEG-2において、ビデオ及びオーディオデータは MPFC-2システムストリームにおいて搬送される情 報を用いて同期をとっている。これについて、本質的に 同期を処理する2つの情報タイプ、クロック基準及びタ イムスタンプがある。クロック基準はデコーダに何番が 時間「今 (now)」を表すかを知らせるために用いら れる。これは、デコーダが現時間が何であるかを常に知 るように規則的な間隔で増加するカウンタを初期化する ために用いられる。 【0214】タイムスタンプはプログラム(通常、ビデ

オ及びオーディオ)を作成するために用いられるデータ

の流れ(stream)の中に置かれる。ビデオの場 合、タイムスタンプは映像と関連され、(クロック基準) によって初期化されたカウンタによって設定された)何 40 る。 「時」に映像が表示されるべきかをデコーダに伝達す る。MPEGにおいて、システムストリームの中へは一 連のクロック基準で多重化される。 それらのクロック基 進は「システム時間」を設定する。2つのクロック基準 のタイプ、プログラムクロック基準 (PCRs) 及びシ ステムクロック基準 (SCRs) である。本発明におい て、そのクロック基準各々がデコーダによって同一の方 法で使用されるので、PCRs及びSCRsの間の差異 は問題とならない。PCRs及びSCRsは分解能を2

る更なるフィールドを有する90MHzの分解能へのタ イミング情報を有する。クロック基準は「システム時 間」がランダムアクセス又はチャンネル変更の後、再初 期化される順でデータストリームの中に含まれる。よっ て、タイムスタンプは映像を簡単に復号化できるデコー ダの仮定モデルを示すことを理解することが重要であ る。この分野の当業者には理解できるように、実際のデ コーダはこれをすることができず、映像を表示すべき理 論的時間を変更するステップをとらなければならない。

更に、タイムスタンプ及びクロック基準は表示時に表示 時間及び誤差を決定するために用いられる。この変更は 特定のデコーダのアーキテクチャの詳細に従う。ビデオ デコーダによって導出される遅延はオーディオデコーダ における遅延と明確に等しくなければならない。

【0215】MPEGを復号するときには「システム時 間」の概念において不連続が起きる。例えば、編集した ビットストリームにおいて、各編集点は不連続な時間と なっている。同様の状態がチャンネル変更でも起きる。 タイムスタンプを用いるとき注意しなればならないこと 20 は理解できる。なぜなら、その他の体制からクロック基 準によって定義された「システム時間」に関して1の時 間体制において符号化されたタイムスタンプを用いるこ とは不正確な結果を確実に導くからである。

【0216】図39は基本ストリーム250に中にMP EGシステムストリームの多重分離を示している。一般 に、ある形式のデータが転送されるものであるが、各基 本ストリームはビデオ又はオーディオデータを通常運 ぶ。各基本ストリームは一連のアクセスユニットの中に 分割される。ビデオの場合、アクセスユニットは映像で 30 ある。オーディオの場合、オーディオデータの固定サン プル数である。

【0217】また、システムストリームの中へは一連の クロック基準で多重化される。それらのクロック基準は 「システム時間」を定義する。本発明によれば、一連の タイムスタンプ251は各基本ストリームと関連されて いる。そのタイムスタンプは各基本ストリームに対する 次のアクセスユニットが与えられる「システム時間」を 特定する。それらのタイムスタンプは提示(プレゼンテ ーション)タイムスタンプ「PTS」として参照され

【0218】ビデオデータの場合に、タイムスタンプの 第2の形式が定義され、デコードタイムスタンプ「DT SIとして参照される。PTSが存在しかつPTS及び DTSの間に簡単な関係があるときだけDTSは存在す るので、それら2つのタイムスタンプの間の詳細な差異 は本発明では影響しないので無視することができる。デ コードタイムスタンプ (DTS) はアクセスユニット (ビデオの場合の映像) が復号されるべき時間を定義す る。プレゼンテーションタイムスタンプ (PTS) はア 7 M H z (又は秒当たり 1 / 2 7 × 1 0 e 6) に拡張す 50 クセスユニットが与えられるべき (表示されるべき) 時 間を定義する。しかしながら、使用されるタイミングモ デルは、デコーダが非常に高速である仮定モデルに用い られる。この場合、PTS及びDTSは互いに等しくな る。

【0219】しかしながら、MPEGビデオの復号にお いては、複数の映像が記録されている。よって、復号 後、映像は表示される前に所定の期間、例えば、数フレ 一ム時間において記憶装置に保持されている。この期間 の間、例のその映像に連続して復号される他の映像は表 示される。従って、それらの記録された映像について は、PTS及びDTSの間には差異がある。

【0220】本発明においては適切に時間に同期するた めにタイムスタンプを使用することが必要である。1つ の好ましい実施例においては、時間同期回路は映像がそ れら復号順に生じるときには復号するパイプライン中の 点に位置される。よって、この実施例はDTSを使用す る。それでも、その回路は、映像が記録された後に生じ るその復号パイプライン内の点に同様に移動させること かでき、そのためその映像はそれら表示順に同期回路に 到達する。よって、この分野の当業者には理解できるよ 20 うに、PTSがこの実施例では用いられる。

【0221】本発明の好ましい実施例においては、タイ

ムスタンプから得られる情報はトークン (token)

によって様々な回路を介して転送される。トークンは一 連の1以上の情報のワードからなる。トークンの最初の ワードはトークンの種類を識別するコードを含み、よっ て、情報の種類がそのトークンによって運搬される。現 トークン内に多数のワードがあることを示すために 「1」にセットされる拡張ビットはトークンの各ワード と関連されている。よって、トークンの最後のワードは 30 のタイムスタンプ情報、システム時間及びビデオ復号時 「0」である拡張ワードによって示される。本発明にお いては、トークンの種類を示す最初のワード内のコード は、いくつかのコードが(用いられるべき最初のワード 内のビットの残りに他の情報を表させるために) 少ビッ ト数を用いる一方、他のコードは多ピット数であるので

可変ピット数のものでよい。

【0222】トークンは制御又はデータトークンのいず れかであるとして特徴づけられる。例えば、システムデ コーダとビデオデコーダとの間のインターフェースでは ータ及び(2)タイムスタンプ情報化ら得られる同期時 間がある。符号化ビデオデータはデータとして見られ、 DATAトークン (例えば、DATA (データ) と呼ば れるトークン) において運搬される一方、同期時間は制 御情報として見られ、制御トークン (SYNC_TIM Eと呼ばれる) において運搬される。また、追加の制御 トークンは本発明においては時間から時間へ用いられ る。例えば、リセット信号と同様にふるまうFLUSH トークンはエラーのために復号を再度開始する前にビデ オ復号同路を初期化するために必要とされる。

【0223】本発明においては、2つの回路の時間同期 をとること、特に、2つの回路の第1の回路から第2の 同路へシステム時間を直接伝達することなく時間同期を とることが1つの好ましい実施例の目的である。本発明 においては、2つの回路の時間同期は、同期した時間カ ウンタを各回路内に備えることにより第2の回路ニシス テム時間を直接与えることなく達成される。

【0224】本発明は、各回路に基本ストリーム時間カ ウンタを備えることにより第1の回路から第2の回路へ 10 システム時間を伝達することなく、システムに2つの回 路の時間同期をとることができるようにする。本発明の 他の目的は、2つの回路の時間同期をとり、第2の回路 へ供給される同期時間を生成するため第1の回路からの タイムスタンプ情報、システム時間及び基本ストリーム 時間を用いることにより与えられ、第1の回路内の基本 ストリーム時間と同期をとっている第2の回路内の基本 ストリーム時間のコピーと比較されているものにおい て、もしあるならばプレゼンテーションタイムエラーを 決定することである。本発明のシステムは、システムデ コーダからビデオデコーダにシステム時間を直接伝送す ることなく、各回路内に同期した時間カウンタを備える ことによりビデオデコーダにシステム時間を直接供給す ることなく、また各回路内にビデオカウンタを備えるこ とによりシステムデコーダからビデオデコーダにシステ ム時間を伝送することなく、システムデコーダ及びビデ オデコーダの時間同期をとることができる。

【0225】本発明はシステムにシステムデコーダ及び ビデオデコーダの時間同期をとり、ビデオデコーダへ供 給される同期時間を生成するためシステムデコーダから 間を用いることにより表示され、システムデコーダ内の ビデオ復号時間と同期をとっているビデオデコーダ内の ビデオ復号時間のコピーと比較されている映像におい て、もしあるならば表示タイムエラーを決定することが できるようにする。

【0226】本発明においては、タイムスタンプから得 られる情報は上記したように、制御トークンを用いてシ ステムを介して転送することができる。図40は基本ス トリー 人々イムスタンプ管理を行なう本発明の第1の好 2つの種類の情報、すなわち(1)符号化したビデオデ 40 ましい実施例を示している。システム時間を示すクロッ ク基準253はシステムデマルチプレクサ254によっ て符号化され、システムデコーダ256内のタイムカウ ンタ255に必要されるように初期的に供給され、90 kHzで増加される。クロック基準の第2のコピーは、 基本ストリームデコーダ257の内側にあり90kHz で増加されかつシステムデコーダ256内のタイムカウ ンタ257と同期をとられているタイムカウンタ258 に同時に読み込まれる。

> 【0227】本発明においては、タイムスタンプ251 50 は入力データに同一量だけ遅延されるようにシステムデ

マルチプレクサ254から基本ストリームバッファ26 0を介して流れる。タイムスタンプ251は基本ストリ ールデコーダク57の零無し復号時間のために補償する ように訂正値を加算される。訂正されたタイムスタンプ 251は、基本ストリームデコーダ257の内側のタイ ムカウンタ258に保持された時間のコピーと比較さ れ、復号化された情報が早過ぎ又は遅過ぎのいずれで与 えられるかを判別する。

【0228】上記の実施例は、システムデコーダ内のカ ウンタが秒当たり9000回変化するので、システム 10 デコーダ256内においてタイムカウンタ255から基 本ストリームデコーダ257ヘシステム時間を直接単に 供給するよりも良い。よって、システム時間は全て本質 的に基本ストリームデコーダ257に連続的に供給され る必要がある。システム時間を連続的に供給することは 専用のピン等を必要とする。システムデコーダ256内 に備えられたタイムカウンタ255及び基本ストリーム デコーダ252内に備えられたタイムカウンタ256を 用いることにより、システム時間を秒当たり数回だけク ロック基準の形式で供給することができる。 他の実施 20 テム時間) 例が図41に示されている。図41に示した実施例は基 本ストリームデコーダ257にクロック基準253が供 給される必要性を避けている。これはシステムデコーダ 2.5.6及び基本ストリームデコーダ2.5.7の両方におい て維持されている基本ストリーム時間の情報を有してい る第2のカウンタ「es_time」262を用いるこ とにより達成される。2つのes timeカウンタ2 62及び263は電源投入時に及びチャンネル変更等の 他の時間にリセットされ、そこから自由に動作し続け eカウンタ262及び263に頼っているのでes t imeカウンタ262及び263が調子を乱さないこと

である。 【0229】更に図41に示したように、システム時間 40 当業者には明らかである。 を示すクロック基準253はシステムデマルチプレクサ 254によって復号され、システムデコーダ256内の タイムカウンタ255に供給されて90kHzで増加さ れる。本発明のシステムデコーダ256内のes ti meカウンタ262及び本発明の基本ストリームデコー ダ257内のes timeカウンタ263は互いに同 期され、90kHzで増加される。また、基本ストリー ムタイムスタンプはシステムデマルチプレクサ254に よって復号される。よって、同期値Xは基本ストリーム

確実にするため能力をみることが必要となる。揃った状 態に2つのes timeカウンタ262及び263を

維持することを確実にする1つの方法は、図41に示し

たように、基本ストリームデコーダ257内のes t imeカウンタをリセットするようにシステムデコーダ

内のes timeカウンタからのキャリを用いること

時間及びシステムデコーダ256のes_timeカウ ンタ262内に含まれる基本ストリーム時間を用いて式 3-1に応じて計算される。 【0230】次の式3-1 (a~d) はクロック基準2

53を基本ストリームデコーダ257に供給することを 避ける時間同期のための本発明に応じた1つの方法を示 している。式3-1 (a) は時間同期のために要求され る式である。図41に示したように、基本ストリームデ コーダ同路にシステム時間を直接供給することが望まれ ないので、同期時間表現Xは式3-1 (b~d)を用い てシステムデコーダ256によって発生され、この値は 基本ストリームデコーダに供給される。同期時間Xは基 本ストリームデコーダ257内に設けられたes_ti meカウンタ263に含まれる基本ストリーム時間と比 較される。従って、その比較結果は復帰化情報が早過ぎ 又は遅過ぎのいずれで与えられるか判別するために用い られ、そして更にシステムの時間同期に用いられる。 式3-1:

a) 時間同期=(基本ストリームタイムスタンプーシス

- b) 時間同期= (X-基本ストリーム時間)
 - c) (X-基本ストリーム時間) = (基本ストリームタ イムスタンプーシステム時間)
 - d) X=(基本ストリームタイムスタンプーシステム時 間+基本ストリーム時間) 本発明においては、同期時間Xは基本ストリームデコー
- ダ257の零無し復号時間のために補償すべく訂正値と 加算される。訂正された同期時間は、復号化された情報 が早過ぎ又は遅過ぎのいずれで与えられるかを判別する る。この実施例は揃った状態でいる2つのes_tim 30 ために、基本ストリームデコーダ257の内側に設けら れたes timeカウンタ263に含まれる基本スト リーム時間と比較され、そして更にシステムの時間同期 に用いられる。時間訂正は、同一の結果のために同期時 間Xに加算される代わりに、基本ストリームデコーダ2 57の内側に設けられたes_timeカウンタ263 に含まれる基本ストリーム時間から減算され得る。上記 した宇施例は同期時間Xを発生し、情報が早い又は遅い のいずれで与えられるかを判別する解決例である。上記 のことを達成する他の多くの等価解決方法があることは
- 【0231】例えば、図42は本発明に従って、同期時 間Xを決定する代替方法を示している。この構成におい ては、システムデコーダ256は基本ストリーム時間を 維持しない。その代わり、基本ストリームデコーダ25 7に設けられた基本ストリーム時間カウンタes_ti me263がゼロにリセットされると直ちにシステム時 間をレジスタinitial time 256に記録す る。es time 263 内の値は、現システム時間と initial_timeに記録された値との差異であ タイムスタンプ、タイムカウンタ内に含まれるシステム 50 るので、システムデコーダ256によって計算すること

ができる。

【0232】次の式3-2 (a~c) は時間同期のため のこの代替方法を示している。式3-2 (a) は基本ス トリームデコーダ257に設けられたes time2 63に保持された基本ストリーム時間の値を表す式であ る。これは、システム時間とinitial time レジスタ256に記憶された値との関数として同期時間 Xを求める式3-2 (c) を得るために簡単にされてい る式3-2(b) を与えるように式3-1(d) に代用 されている。

式3-2:

- a) 基本ストリーム時間=システム時間-initia l_time
- b) X=(基本ストリームタイムスタンプーシステム時 間+ [システム時間-initial_time])
- c) X=(基本ストリームタイムスタンプーiniti al time)

本発明に従った同期時間 X を得るための2 つの解決方法 は示されている。しかしながら、他の多数の同様の解決 方法があることはこの分野の当業者には明らかである。 【0233】図43はビデオタイムスタンプ管理を行な う本発明の他の実施例を示す。システム時間を示すクロ ック基準253はシステムデマルチプレクサ254によ って符号化され、システムデコーダ256内のタイムカ ウンタ255に必要されるように初期的に供給されれ、 90kHzで増加される。クロック基準の第2のコピー は、ビデオデコーダ270の内側にあり90kHzで増 加されるタイムカウンタ258に同時に読み込まれ、シ ステムデコーダ256内のタイムカウンタ255と同期 をとられる。

【0234】ビデオタイムスタンプは、入力ビデオデー タと同一量だけ遅延されるようにシステムデマルチプレ クサ254からビデオ復号パッファ271を介して流れ る。ビデオタイムスタンプはビデオデコーダ270の零 無し復号時間のために補償するように訂正値を加算され る。その訂正されたビデオタイムスタンプはビデオデコ ーダ270の内側のタイムカウンタ258の時間のコピ 一と比較され、復号化された映像が早過ぎ又は遅過ぎの いずれで与えられるかを判別する。

ダ内のカウンタが秒当たり9000回変化するので、 システムデコーダ内においてタイムカウンタからビデオ デコーダヘシステム時間を直接単に供給する処理を改善 する。よって、システム時間は全て本質的にビデオデコ ーダに連続的に供給される必要がある。システム時間を 連続的に供給することは専用のピン等を必要とする。シ ステムデコーダ内に備えられたタイムカウンタ及びビデ オデコーダ内に備えられたタイムカウンタを用いること により、システム時間を秒当たり数回だけクロック基準 の形式で供給することができる。

【0236】図44を参照すると、システム時間を示す クロック基準はシステムデマルチプレクザ254によっ て符号化され、システムデコーダ256内のタイムカウ ンタ255に供給され、90kHzで増加される。シス テムデコーダ256内のvid timeカウンタ27 2及びビデデコーダ270内のvid_timeカウン タ273は互いに同期をとられ、90kHzで増加され る。ビデオタイムスタンプは、式3-3に応じて、シス テムデマルチプレクサ254によって復号化される。よ

- 10 って、同期値Xはビデオタイムスタンプと、タイムカウ ンタ273内に含まれるシステム時間と、システムカウ ンタ256内のvid_timeカウンタ272に含ま れるビデオ復号時間とを用いて計算される。
- 【0237】次の式3-3 (a~d) は、クロック基準 をビデオデコーダ270に供給することを避ける時間同 期のために本発明に応じた1つの方法を示している。式 3-3 (a) はタイム同期のために要求される式であ る。図44に示したように、ビデオデコーダ回路270 にシステム時間を直接供給することが望まれないので、 20 同期時間表現Xは式3-3 (b~d) を用いてシステム デコーダ256によって発生され、ビデオデコーダ27 0に供給される。同期時間Xはビデオデコーダ270内 に設けられたvid timeカウンタ273に含まれ るビデオ復号時間と比較される。その比較結果は復号化

いられる。 式3-3:

a) 時間同期=(ビデタイムスタンプーシステム時間)

映像が早過ぎ又は遅過ぎのいずれで表示されるか判別す

るために用いられ、そして更にシステムの時間同期に用

- 30 b) 時間同期= (X-ビデオ復号時間)
 - c) (X-ビデオ復号時間) = (ビデオタイムスタンプ ーシステム時間)
 - d) X=(ビデオタイムスタンプーシステム時間+ビデ オ復号時間)

本発明においては、同期時間Xはビデオデコーダの零無 し復号時間のために補償すべく訂正値と加算される。訂 正された同期時間は、復号化された映像が早過ぎ又は遅 過ぎのいずれで表示されるかを判別するために、ビデオ デコーダ270の内側に設けられたvid_timeカ 【0235】図43に示した実施例は、システムデコー 40 ウンタ273に含まれるビデオ復号時間と比較され、そ

- して更にシステムの時間同期に用いられる。時間訂正 は、同一の結果のために同期時間Xに加算される代わり に、ビデオデコーダ270の内側に設けられたvid_ timeカウンタ273に含まれるビデオ復号時間から 減算され得る。上記した本発明の実施例は同期時間Xを 発生1. 映像が早い又は遅いのいずれで表示されるかを 判別する解決例である。しかしながら、上記のことを達 成する他の多くの等価解決方法があることはこの分野の 当業者には明らかである。
- 50 【0238】本発明における他の特徴は完全な33ビッ

73

トのタイムスタンプ数又は42ビットのクロック基準数 を処理する必要がないことである。本発明はビデオデコ ーダ270で16ビットを扱うことを可能にするためカ ウンタを16ピットに制限する。一見では16ピットは 90kHz (使用されるべき2/3秒だけ) の分解能で 十分な数の節囲を表わすことができないように見える。 しかしながら、ビデオデコーダ270における時間制御 はフィールド時間にだけ正確であるであるのでそのよう な高い精度は要求されない(ビデオタイミング発生器V TGは自由に動作するか、又は復号化されるべきMPE 10 は明らかである。ハードウエアは2つのモジュールに分 Cストリームと共に行なうことは何もないものに同期結 合されるので)。よって、それはタイムスタンプ又はプ レゼンテーション (表示) 時間とは関係しない。

【0239】図44及び図45に示したように、同期時 間Xはビデオデコーダ270内のVid timeカウ ンタ273は16ビットだけを用いている。これは2つ のファクタによって可能にされる。先ず、システム時間 とタイムスタンプ (同期時間を得るために用いられる: 式3-3を参照)との間の差異は常に小さくなるべきで あり、それにより最上位ピットの除去が可能となる。第 20 こに、侵も折いフレーム時間にビデオの表示を制御する ことができるだけである。よって、最下位ビットは必要 レされず、 4 ビットだけ右へシフトすることによって除 去される。

【0240】従って、本発明に用いられる時間情報の1 6ビットは約180μs (フィールド時間の約1%) の 精度をもって1.5秒程までのタイミングエラーを処理 することができる。PAL又はSECAM方式のヨーロ ッパの625ラインのテレビジョンシステムは5625

Hzのクロックの112.5ティク(ticks)であ b. NTSC方式の525ラインのテレビジョンシステ ムは93.84ティクである。よって、16ビットを用 いることはフィールド時間の約1%の精度でタイミング 計算を可能にする。 【0241】図46はハードウエアを介してタイムスタ

ンプを移動する本発明に応じた好ましい処理を示してい る。このハードウエアにおいて情報を伝達する好ましい 方法はトーケンであるが、代替方法を用いても良いこと 割される。第1のモジュールは、上記したように同期時 間Xを含むトークンSYNC_TIMEを生成する原因 になっており、これは関連したPICTURE STA RTトークンの前に起きる。MPEGシステムストリー ムにおいて、タイムスタンプはパケットヘッダ内にて搬 送され、データパケット内の第1の映像について示す。 そのパケットはビデオデータと共に整っていないので、 一般に、タイムスタンプが示している映像の開始の前 に、以前の映像の終わりがある。

【0242】同期時間情報はマイクロプロセッサインタ ーフェースを介して又はトークンを用いて本発明の実施 例において供給されるようにしても良い。いずれの場合 も、表12に更に詳細に示したように、同期時間データ (16ビット)は(アクセスを各パイト個々にさせるた めに2つの部分に分割された) 同期時間レジスタに保持 される。

[0243]

【表12】

	11			70
レジスタ	#4X/Dir	リセット	説	明
ts_low	8/rv	-	同期時間値の下位8ビュ	٠ ١٠ ٠
	1		ts_lowレジスタは以前	の書き込み値に影響を与え
		ľ	ることなく新たな値がこ	のレジスタに書き込まれる
			ように従属動作する(そ	tutsync_time }
		i	ークンの部分になる)。	
			ts_lovレジスタへの書	き込みはマスタレジスタに
	1		影響を与える一方、読み	出しはスレープレジスタに
			読み戻す。マスタからス	レープへの転送はts_vaid
		1	を用いて効果を上げるま	でts_lovに書き込まれる値
	i	1	を読み戻せることはでき	tiv.
ts_high	8/rv	-	同期時間値の上位8ピッ	١.
			ts_lowのように同一の	方法で従属動作する。
ts_valid	1/rv	0	このピットはts_low及び	fts_high のマスタースレー
			ブ転送を制御する。	
			値がts_lovts_high に	書き込まれたときマイクロ
			プロセッサはこのピット	に値1を書き込むべきであ
	1		る。それは値1を読み戻	すまでそのピットを得るべ
	İ		きである。この点におい	てts_lov及び ts_highに書
			き込まれる値はスレーフ	プレジスタに転送され (読み
	1		戻すことができ)、ts_1	raitingは1にセットされる。
	1		マイクロプロセッサは	次のアクセスのための準備
	1		中で値りを答さ込むべき	である。

ts-vaiting	1/ro	0	Oのセット時にレジスタts_lov及び ts_highは有効
			な同期時間情報を含まない。
	ļ		1のセット時にレジスタts_low及び ts_highは有
			効な同期時間情報を含む。SYNC_TIMEトー
			クンは次のPICTURE_STARTトークンの
			前に発生され、ts_vaitingはOになる。
			このビットは以前の同期時間値がマスタースレー
			ブ転送によって上書きされる前に用いられたことを
			確実にするために ts_valid 内に1を持つ前にそれ
			が①であること確実にするために得られるべきであ
			5.

表12 同期時間を処理するマイクロプロセッサレジスタ

本発明において、フラグts_waitingは、有効 な同期時間情報がタイムスタンプレジスタにあるという 事実を示すためにセットされる。データがSYNC_T 40 生じるタイムスタンプのために利用できるようになる。 IMEトークンを用いて供給されたならば、そのトーク ンはトークンのストリームから取り去られる。 【0244】PICTURE STARTトークンが活 性化されるとき同期時間レジスタの状態を示すフラグは 試験される。そのフラグがセットされていなければ、動 作はなく、PICTURE STARTトークン及び全 てのその後のデータは影響されない。しかしながら、そ のフラグがセットされているならば、有効な同期時間情 報が利用できることを示し、それでSYNC TIME トークンはPICTURE_STARTトークンの前の 50 804.8のオプションは以下に示す。

データストリームにおいて生成されかつ含まれる。そし て、そのフラグがクリアされ、同期時間レジスタが次に 【0245】図40に示したように第2のモジュールは 27kHzのクロックで動作する事前調整器(プリスケ ーラ) と、マイクロプログラマブル状態マシン (MS M) 218と連動される事前調整器278によるクロッ クで動作するvid timeカウンタとからなる。図 44及び図46に示したように、4800によってクロ ックを分割する事前調整器278が備えられている。言 い換えすれば、4800は16を300(27MHz/ 90kHz) 倍である。図45及び図46に示された4 【0246】NTSC方式のカラーテレビションにおいて、フレームレートは30日まではなく、実際にはほぼ 29.94日ェ(庇確には30000/1001日ま2)である。【カラーテレビジョンの出現前には正確に30日ェがタインタイム、(ラインタイムに7・25~25を30当たりクロック周期は正確に1716、27M日まである。当たりクロック周期は正確に1716、27M日まである。米国テレビジョン原根団体は将来30日ェ(HDTVでは60日よ以上)医及ると上野を示している。その結果、MPEGは正確な30日2のフレームレートをサポ10ートしている。しかしながち、27K日まのクロック(ライン当たり1714、29・サイクルである)から安定した30日まのテレビジョン信号を発生することはできないので、MFEGのフレーム形成は30日まのラスタを生成することは四種である

【0247】1つの可能な解決方法は、27MHzのクロックを発生する代わりに27、027MHzのクロックを発生するようにデコーダでクロックレートを変化(bend)させることである。このクロックは90H EGのクロック基準を 20 用いて (300よりむしろ)300、30分割器で発生される。この27、027MHzクロックは、27MHzから29、94Hzのプレームレートを与える同等のビデオタイミング回路のクロック動作が正確な30Hzレートを与えるときである。

【0249】本郊駅における場前顕整限だりid_timeカウンタについては、他で用いられているレジスティブフィードバック(resistive-feedback)又はウイークフィードバック(weakーfeedback)よりも金型・亜路(corruption)に更に抗する完全なクロック動作のフィードバックリップフロップで実現することができる。時間カウ グクリッグ用とクロック動作のフィードバックフリップフロップを用いることは、ビデオ後号デコーダ内の時間カウンタがシステムデコーダ内の時間カウンタと調子を捕えて動作することを確実に助ける。

【0250】図47は、MSM218がSYNC_TI MEトークンを入力したとき行なう処理を示している。 MSM218はビデオ時間カウンタによって示される現 在の時間を読み取り、そしてそれとビデオSYNC_T IMEトークンによって供給される値とを比較すること ができる。よって、映像を復号化する状態であるべき時 間と比較したように、現在の時間が早いか遅いかを判別 することができる。

【0251】本発明においては、16ビット符号のタイムスタンプの訂正値は、ビデオSYNC_TIMEトークンによって搬送された同項時間以た加算される。この訂正値はチップリセットにてMSM218によってOにリセットされ、動作がないならば、同時時間は変更されないで残る。制御マイクロプロセッサは同項時間を修正するためにts_correctionの中に値を常に書き込み、ビデオ及びオーディオデコーダを介して差異を示す遅延を指する。

【0252】 vid_timeカウンタ273内に含まれる現ビデオ後毎時間は訂正された同期時間から続算される。値の行号はその誤差(エテー)の方向であり、(もしあるならば、MSM218によって発生されるエーラーニドを検定する。)その誤染の絶対値がとられ、その結果は、タイミングエラーが許容展界値内にあるか

その結果は、タイミングエラーが許容限界値穴にあるか 否かを判別するために関値と比較される。その名目時間 からフレー上的間をプラス又はマイナスした補度にビデ オタイミングを制御することができるので(VTG33 3が自由に動作しているので)、この閾値は1つのフレ ーム時間にでセットされる。

【0253】その誤差がフレーム時間を越えたならば、 訂正値が作成されなければならない。本発明のMSM2 18は適切な時間まで復号を簡単に遅延させることがで きるので、復号化が早過ぎるならばMSM218はその 状態をそれ自身で訂正することができる。しかしなが データバッファの出力で映像を確実に除去することがで きないので、時間訂正は難しい。本来はそのシーケンス の復号化は中断されており、その状態を訂正する最も確 実な方法は、ランダムアクセス又はチャンネル変更と同 様の方法で復号化処理を再度開始することである。この 処理を容易にするためには、適切なスタートコード又は FLUSHトークンが活性化されるまで全てのデータを 除去するようにMSM218の制御レジスタをプログラ ムすることである。更に、エラー「ERR TOO E ARLY」はdisable_too_earlyの設 定とは無関係にスタートアップ (始動) の間発生されな い。なぜなら、スタートアップの際、第1の映像は早く あることを期待されるからである。

【0254】表13はMSM218のレジスタがどのように動作するのか示し、レジスタの中に置かれた動作及 びエラーメッセージ情報の詳細を示している。

[0255]

【表13】

81			04
レジスタ名称	t/1X/Dir	リセット状態	説 明
ts_correction	16/rv	선ロ	それを使用する前に同期時間に加算される
			訂正值。
frame_time	18/rv	228 or 188	映像を復号化するタイミング上の許容差を
	ŀ		表わす。PAL/NTSCによって定めら
			れた状態にリセットする。
vid_time	18/ro	ゼロ	reset 又はreset_timeのいずれかによって
			リセットする。ビデオ復号化時間のその現
			在植。
manual_startup	1/rv	Ψ¤	1へのセット時にはスタートアップはdeco
		l	de disableを用いて通常に行なわれること
	İ		である。この場合に、MSMではSEQU
		l	ENCE_END及びFLUSHトークン
	l	1	はdecode_disableを1にセットさせる。し
decode_disable	1/rv	ゼロ	①へのセット時には復号化が普通に進めら
	ļ	i	ns.
	l		各映像の開始時にMSMはdecode_disab
			leの状態をチェックし、1にセットされて
		1	いるならば進めない。
			マニュアルスタートアップが行われるな
			らば(すなわち、タイムスタンプ管理ハー
		i	ドウエアがなくて)、nanual_startupが1
	}		にセットされることと同一の時間にこのビ
			ットは1にセットされるべきである。
disable_too_	1/rv	4D	1へのセット時には早過ぎの彼号化を示す
eary	l		エラー「ERR_TOO_EARLY」は
			抑制され、MSMはその状態を依復するこ
			とを単に待つ。
NTSC_80	1/rv	ゼロ	1へのセット時には事前調整器は4800より
	1	l	むしろ4804.8により分割する。30日2の
	1	l	フレームレートの復号化のとき自動的にセ
	1	l	ットされる。

	83		84
レジスタ名称	#4X/Dir	リセット状態	説明
discard_if_	1/rv	ゼロ	これは「ERR_TOO_LATE」が発
late			生されない限り効果を持たない(又はエラ
			ーがマスクされなかったならば発生され
	ŀ		る)。1にセットされるならば、discard
		l	until によって示される状態までデータは
			除去される。
discard_until	2/rv	ゼロ	符号化を開始させたタイムスタンプを終了
			させる状態を示す。
			O-FLUDH
			1-SEQIUENCE_START
	l		2-GROUP_START
	* 1		3-NEXTPICTURE
			1つの映像の符号化はその映像が交互の
			トップ/ボトムフィールド構造を保存する
1		l	ためにダミーフィールドの発生によるフィ
			ールド映像ならば、直ちに行われない。そ
	1		の結果としてdiscard_until が「Next
			Picture」にセットされるが、その
1			ダミーフィールドが発生されるならば1つ
		1	の更なる映像が除去される。

表13 タイムスタンプMSMレジスタ

本発明の同期時間処理の結果として、2つのエラーのう ちの1が発生可能となる。ERR_TOO_EARLY は、復号化がタイムスタンプによって示される時間より 早くに起きているならば、発生される。ERR_TOO Eは全てのエラーがマスクされない限り常に発生され

【0256】まとめにおいて、本発明は、表示時間を決 定するタイムスタンプと、第1の回路内のシステム時間 を初期化するクロック基準と、第1の回路内のシステム 時間を維持するクロック基準との伝達をなす第1時間カ ウンタと、その第1時間カウンタと同期をとった第2の 回路内のクロック基準によって初期化される第2時間カ ウンタとを有して時間の同期をとり、システム時間のロ ーカルコピーを維持し、タイムスタンプと第2時間カウ 40 ム時間のローカルコピーを与え、かつ同期時間と基本ス ンタとを比較することによりシステム時間のローカルコ ピーとシステム時間との間の表示タイミングエラーを決 定する装置を備えている。それは更に、表示時間を決定 するためにタイムスタンプと、システムデコーダ内のシ ステム時間を初期化するクロック基準と、システムデコ 一ダ内のシステム時間を維持するクロック基準との伝達 をなす第1時間カウンタと、その第1時間カウンタと同 期をとった第2の回路内のクロック基準によって初期化 される第2時間カウンタとを用いてシステムデコーダ及 びビデオデコーダとの同期をとり、システム時間のロー 50 するクロック基準との伝達をなす時間カウンタと、ビデ

カルコピーを維持し、タイムスタンプと第2時間カウン タとを比較することによりシステム時間のローカルコピ ーとシステム時間との間の表示タイミングエラーを決定 する装置を備えている。その他の実施例は、第1の回路 _EARLYは抑制されるが、ERR_TOO_LAT 30 内のシステム時間を初期化するクロック基準を用いて第 1の同路及び第2の同路の同期をとる装置を備え、第1 同路はシステム時間を維持するためのクロック基準との 伝達をなす時間カウンタを有し、基本ストリーム時間を 与えるために第1の回路内に第1基本ストリームタイム カウンタを含む。第1の回路はタイムスタンプを入力す るように適合され、第1の回路は基本ストリーム時間と タイムスタンプとを加算しシステム時間を減算すること により同期時間を発生する。第2の回路は第1の回路か らの同期時間を入力するように適合され、基本ストリー トリーム時間のローカルコピーとを比較することにより システム時間とタイムスタンプとの間のタイミングエラ 一を決定する第1基本ストリーム時間カウンタと同期し た第2基本ストリーム時間カウンタを有する。このよう に、クロック基準信号はタイミングエラーを決定するた めに第2の回路に直接供給される必要はない。他の実施 例においては、第1の回路及び第2の回路の同期をとる 装置は第1の回路内のシステム時間を初期化するクロッ ク基準を有している。第1の回路はシステム時間を維持 オ復号時間を与える第1ビデオ時間カウンタとを有して いる。その第1の回路はビデオタイムスタンプを入力す る用に適合され、ビデオ復号時間をビデオタイムスタン プに加算しシステム時間を減算することにより同期時間 を発生する。第2の回路は第1の回路からの同期時間を 入力するように適合され、ビデオ復号時間のローカルコ ピーを与え、かつ同期時間とビデオ復号時間のローカル コピーとを比較することによりシステム時間とビデオタ イムスタンプとの間のタイミングエラーを決定する第1 ビデオ時間カウンタと同期した第2ビデオ時間カウンタ 10 を有する。よって、クロック基準信号はタイミングエラ ーを決定するために筆2の同路に直接供給される必要は ない。本発明は、またパケットヘッダ内にタイムスタン プを有するビデオデータストリームを備えることにより タイミング情報を与える方法を含み、そのタイムスタン プはデータのパケットの内の最初の映像に関している。 次のステップにおいて、レジスタはパケットヘッダから 取り出されレジスタ内に保持される有効なタイムスタン プ情報を示すために用いられるフラグを備える。次に、 タイムスタンプはビデオデータストリームから取り去ら 20 れてレジスタ内に保持される。次いで、その方法は映像 開始となり、それに続いてフラグ状態をチェックするこ とによって有効タイムスタンプ情報がレジスタに含まれ るか否かを判別するためレジスタの状態を試験する。有 効タイトスタンプ情報がレジスタ内に含まれるならばタ イムスタンプは映像開始に応答して発生され、そして、 そのタイムスタンプはデータストリーム内に戻される。 他の実施例は上記したように、基本ストリーム時間カウ ンタが16ビットに制限される装置を含む。同様に、上 第2基本ストリーム時間カウンタが16ビットに制限さ れる装置が備えられている。更に、上記したように、同 期時間は基本ストリームデコーダを制御するために16 ビットにされる装置が備えられている。また、本発明は ビデオを復号し、関値に対する表示時間エラーを決定す る処理を有する。それは更なる処理を行い、タイムスタ ンプトークンが示されているか否かを判別し、そのタイ ムスタンプトークンをビデオデータと比較するためにト ークン内のビデオデータを分析し、タイミングエラー量 を判別するために比較した値を発生する。次に、閾値に 40 対して比較されたときに比較した値がタイミングエラー が示されたときの許容パラメータ内にあるか否かが判別 され、その比較した値が許容パラメータ以外にあるとき を示す。代替実施例はシステムデコーダとビデオデコー ダとを用いる装置を含む。そのシステムデコーダはMP E G システムストリーム及び多重分離ビデオデータとそ のストリームからのビデオタイムスタンプとを受け入れ るように適合される。そのシステムデコーダはシステム 時間を示す第1時間カウンタを有する。ビデオデコーダ

変レートでそのビデオデータ出力し、ビデオタイムスタ ンプを供給するビデオデコーダバッファを有する。ビデ オデータから映像を復号するビデオデコーダは復号され た映像のためのビデオタイムスタンプを適切な表示時間 を決定するように第2時間カウンタと比較する。第1の 回路にシステム時間 (S Y)、タイムスタンプ(T S) 及び基本ストリーム時間 (ET) を与えることによ り第1の回路と第2の回路との間の時間エラーを決定 1. 基本ストリーム時間 (ET)、タイムスタンプ (T S) 及びシステム時間 (SY) を用いることによって同 期時間(X)を得て、式X=ET+TS-SYに応じて 第2の回路に同期時間 (X) を与えかつ同期した基本ス トリームタイム (ET2) を発生し、同期した時間を用 いることによって時間エラーを得る方法が備えられ、よ って、第2の回路にシステム時間を供給することなく、 式ET2-Xに応じて第1の回路は第2の回路に同期し た時間にすることができる。第1の回路と第2の回路と の間の時間エラーを決定する他の方法は次のステップを 有している。すなわち、第1の回路にタイムスタンプ (TS) 及び初期時間 (IT) を与え、タイムスタンプ (TS) 及び初期時間 (IT) を用いることによって同 期時間 (X) を得て、式X=TS-1に応じて第2の回 路に同期時間(X)を与えると共に同期した基本ストリ 一ム時間 (ET) を発生し、同期した時間 (X) を用い て式ET-Xに応じて時間エラーを得る。このように、 第1の回路は、第2の回路にシステム時間を供給するこ となく、第2の回路に同期した時間にすることができ る。更に、第1の回路と第2の回路との間の時間エラー を決定する他の方法は次のステップを有している。すな 記したように、基本ストリームデコーダ内に設けられた 30 わち、第1の回路にシステム時間(SY)、ビデオタイ ムスタンプ (VTS) 及びビデオ復号時間 (VT) を与 え、ビデオ復号時間(VT)、ビデオタイムスタンプ (VTS) 及びシステム時間 (SY) を用いることによ って同期時間 (X) を得て、式X=VT+VTS-SY に広じて第2の同路へ同期時間(X)を与えると共に第 1の回路内のビデオ復号時間 (VT) に同期した第2の 回路内のビデオ復号時間 (VT2) を発生し、同期した 時間(X)を用いかつ式VT2-Xに応じて時間エラー を得る。よって、第1の回路は、第2の回路にシステム

時間を供給することなく、第2の回路に同期した時間に することができる。 【0257】非同期スイングバッファリングについての 本発明の詳細な説明

非同期スイングバッファリングについて本発明において は、2つのバッファが非同期で動作される。一方は書き 込まれ、他方は読み出される。よって、これは、処理能 カの最初のレートを有するデータストリームに対して他 のレートに再同期させるが、一方では所望のレートを維 持させる。本発明において、書き込み制御及び読み出し はほぼ一定のレートでビデオデータを受け入れ、かつ可 50 制御の両方はそれらが使用しているバッファ転送のため にその制衡がアクセスを待っているのか又はそのパッフ アを実際にアクセスしているのかどうかを示す状態指示 窓(インジグータ)を有する。各側(サイド)はその他 方の側へパッファを使用していることを示すため単一ビ ットを庇送する。これは計同期回路の2つの側間で同期 をとなったい。必要な単一の目でする。

【0258】1つの制御回路は(読み出し又は書き込み)はバッファへのアクセスを終了したとき本発明は制御を他方の回路に与える。制御がスイングされた後、2つの制御回路が同一のパッファを用いることを試みるならば、後の制御は待機を開始すことになる。制御回路は各側が交互にバッファを用いるまで、すなわち他先の制が交互にバッファを使用していることを分かるならば、待機することなく直ちにアクセスを開始する。このパッファ間で仲裁するシステムは同一のパッファ、の場合パッファを用いてからない。大の動すなる。読み出し側は待機によって始動され、一方、書きなり、対していることを引きないです。

【0259】本発明の一実施例においては、スイングバ ッファは両側によってアクセスされているバッファに対 応した全ての信号、すなわちイネーブルストローブ、ア ドレス、及び読み出し又は書き込み側から多重化された データを有する2つのディスクリートRAMである。こ の機成は2つのバッファ間において多数の信号をバス転 送する多数の領域を使用することを示している。1つの 構成の中に2つのRAMを結合されることはバス転送す る領域を沢山を節約する一方、動作を同一標準にしてし トRAMのうちの1つの2倍のセル行を含む。しかしな がら、第2の実施例はディスクリートバッファについて の読み出し及び書き込みが同期して又は非同期で起きて いるので2つの対のビットラインを持たなければならな い。アクセスがそのディスクリートRAM用と同一の幅 であるので各行は元々の幅(すなわち、同一のセル数) である。各対の行は同一の幅であるようにアクセスされ るが、異なるバッファからそれでそれらは異なる対のビ ットラインに接続する。同一のアドレスを用いてそれら 及び書き込みアドレスに接続された1の行デコーダによ って容易にアクセスされ得る。その読み出し及び書き込 み制御は行デコーダによってアクセスされた対について 衝突が記きないように同一の時間に同一のバッファと決 してアクセスしない。

【0260】各行デコーダが各パッファから行をアクセスできる同じ方法で、本定明の構成内の議が出し及び書き込み回路の両方は各パッファから各対のピットライン、1対に接続する。その読み出し及び書き込みはパッファ各々に多重化され、上記した同一の理机のためそれ 50

【0261】本発明において、スイングバッファは2つ のRAMアレイ12及び14を有する。スイングバッフ ア10は、装備をメモリの高速アクセスに必要なパンド 20 幅にすることができるようにするRAM領域に対して非 同期で交互に読み出し及び書込を行なうことができる。 RAM12及び14は次の信号を必要とする。すなわ ち、書き込みアドレス16、読み出しアドレス18、デ ータ入力20、データ出力22、読み出し及び書き込み 可能信号(図示せず)である。図49も参照のこと。 【0262】書き込みアドレス及び読み出しアドレス信 号はマルチプレクサ24によって多重化される。RAM 12及び14は従来のセンスにおいて書込回路、行デコ ーダ及び読出回路と共に動作する。本発明の第1の実施 まう。この構成は本発明の第1の実施例のディスクリー 30 例においてスイングパッファ10の初期化期間には、R AM12は、制御回路が書込可能信号をRAM14に切 り換えるまで書き込み状態となる。

の読か出し及び書き込みが同期して又は非同期で起きているので2つの対のビットラインを持たなければならない、アクセスがそのデスクリート R A MH E D 一の幅である。 この時間の間、R A M アレイ 1 2 は書き込まれると、それは近日の であるので各行は元々の幅(すなわち、同一のセル数)である。 各対の行は同一の幅であるようにアクセスされるが、異なるアッフナからそれでそれらは異なる対のビットラインに接続する。同一のアドレスを用いてそれら、リスのよりではできながです。 まずるまで行われて、そして制御ほ送に変わる。 対の行は流込カ出しアに入た接続された1 の行デコーダ とりない言葉といって、おき込み物間回路とが日、2 等の R A M アレイ 2 をアクセスし、おりが目流込みサドレスに接続された1 の行デコーダイスする必要がある状態において、書き込み物間回路とが

機を開始する。 【0264】よって、本発明においては、2つの制御イ ベントが作成される。書込制御回路又は読出制御回路が 異なるRAMにスイング対応しているときRAMが自由 であり、選択する回路の制御下にないのでそれはRAM を直ちにアクセスし始めるか、又は待機し始める。始動 の間にはいずれのバッファからも読み出すために有効な ものはないので読み出し側は書き込み規を参照する。

0 【0265】本発明の第2の実施例は図50に示されて

いる。統合スイングバッファ50はRAMアレイ14と 結合されたRAMアレイ12の論理サイズを有するRA Mアレイ32を含む。言い換えすれば、第1及び第2の 実施例面方において同一のRAMの量があるが、第2の 実施例においては結合されている。よって、統合スイン ゲバッファは多数のバス領域を節約するという利点を有 する一方、同一のスイングパッファ機能を行なう。

【0266】本発明の第2の実施例において、書込回路 及び読出回路34及び36はスイングバッファ10内に 用いられるものと同様である。しかしながら、それらの 10 回路は以下に述べる対のビットラインから選択するセレ クタを含んでいる。同様に、読出アクセス行デコーダ3 8及び書込アクセス行デコーダ40はスイングバッファ 10内に含まれるものと同様である。しかしながら、そ れらは図51に述べられているように対の行をアクセス することができる。

【0.267】 図51に示すように、本発明における統合 スイングバッファ30の特定の構成は詳細に説明されて いる。個々のセル42は行44に含まれる。読出行デコ セスする。1対の行はアドレスライン16及び18によ って与えられる同一のアドレスを有する。読出バッファ ライン52及び書込パッファライン54は対の行42の うちの1つを選択するための制御情報を与える。バッフ ァ 0 ビットライン4 8 及びバッファ 1 ビットライン 5 0 はセルの交互の行に接続され、また読出及び書込回路3 4及び36に接続されている。アドレス指定の図示にお いて明確化のために、明斜部はバッファ0の行をアクセ スする読出行デコーダ38を示し、同様に、暗斜部はバ ッファ1の行をアクセスする書込行デコーダ40を示し 30 ている。

【0268】まとめとして、本発明は、少なくとも2つ のRAMアレイと、RAMアレイ内へのデータ入力を制 御するためR AMアレイとの伝達をとる書込制御回路 と、RAMアレイ内からのデータ出力を制御するためR AMアレイとの伝達をとる読出制御回路とを有するスイ ングバッファ装置を備えいている。更に、書込制御回路 及び読出制御回路はRAMアレイの同期した制御を可能 にするために互いに伝達をとる。また、スイングバッフ ア装置はRAMアレイと、1対のビットラインを介して 40 一時デコーダのフレーム記憶バッファを読み出す必要が RAMアレイとの伝達をとる書込制御回路と、他の1対 のビットラインを介してRAMアレイとの伝達をとる読 出制細回路と、個々のセルが読み出されるように 1 対の 行を介してRAMをアクセスする読出行デコーダ及び書 込行デコーダンを有する。また、本発明は少なくとも1 対の行を復号するデコーダを用い、アクセスされるべき 行のうちの1を選択し、読出回路及び書込回路に接続さ れた少なくとも2対のビットラインを用い、用いられる

OΩ その対のピットラインを選択して、RAM内の少なくと も1対のセルを復号化することにより、RAM非同期で アクセスする方法を提供する。

【0269】ビデオ情報の記憶についての本発明の詳細 な説明

ビデオ伸張 (decompression) システムは 映像情報を復号しかつ表示する3つの基本部分を含む。 そのビデオ伸張システムの3つの主な部分は空間(sp atial) デコーダと、一時(temporal) デ コーダと、ビデオフォーマッタとである。本発明は一時 デコーダと、ビデオフォーマッタと、その一時デコーダ 及びビデオフォーマッタがそれぞれの映像パッファ(以 下フレーム記憶バッファ)を管理する方法とを含んでい る。MPEGシステムにおいて、一時デコーダは2つの フレーム配筒パッファを含み、ビデオフォーマッタは2 つのフレーム記憶バッファを含んでいる。

【0270】MPEGは3つの異なる種類の映像を使用 する。すなわち、イントラ:Intra(I)、予測: Predicted (P)、双方向補間: Bidire -ダ38及び書込行デコーダ40は対にて行44をアク 20 ctionally interpolated (B) である。B映像は他の2つの映像からの予測に基づいて おり、1の映像は未来からであり、1つは過去からであ る。 I 映像については一時デコーダによって更なる複合 化の必要はないが、P及びB映像の復号化において後の 使用のため2つのフレーム記憶バッファのうちの1つに 記憶されなければならない。P映像の復号化は以前に復 号化したP又はI映像から予測を行なう必要がある。そ の復帰化されたP映像はP及びB映像を複合化する際に 使用するためにフレーム記憶パッファに記憶される。B 映像は両方のフレーム記憶パッファから予測することが できる。しかしながら、B映像はフレーム記憶パッファ に記憶されない。

> 【0271】I及びP映像はそれが復号化されるとき一 時デコーダから出力されないことは明らかである。代わ りに、I及びP映像はフレーム記憶パッファの1つに書 き込まれ、それらはそれに続くP又はI映像が復号化に 達したときだけ読み出される。言い換えれば、一時デコ ーダは2つのフレーム記憶バッファから前の映像を読み 出して以後のP又はI映像を確実にしている。よって、

あるとき本発明における空間デコーダは偽りのI及びP 映像を与えることができる。次々にこの偽りの映像は以 後のビデオの続きが開始するとき読み出される。

【0272】表14に示されるように、映像フレームは 番号順に表示される。 [0273]

【表14】

	9	1										92
表	汞	IIA	I 1	Ве	В3	P4	В5	B6	P7	B8	В9	I 10
送	信	- Mii	ī	P4	Ве	B3	P7	B 5	В6	I 10	B8	В9
~	- 114	±1.		L - 1.3		_						

しかしながら、一時デコーダによってメモリ内に記憶さ れる必要があるフレーム数を減少させるためには、フレ ームは異なる順番で送信される。イントラフレーム(I フレーム) からの分析を開始することは有益である。 I フレームは表示されるべき順番で送信される。次の予測 TフレームとP4フレームとの間に表示されるべき 双方向補間したフレーム (Bフレーム) が Be 及び B3 によって表されているが、送信される。これは、送信し たBフレームに前のフレーム(前方予測)又は未来フレ 一ム(後方予測)を参照させるのである。IとP4との 間に表示されるべき全てのBフレームを送信した後、P 7フレームが送信される。次に、P4フレームとP7フ レームとの間に表示されるべき全てのBフレーム(すな わち B 5 及び B 6 に対応する)が送信される。そして、 次のIフレームI10が送信される。最後に、P7とI 20 発明において、単に3つのフレームストアを用いる機構 10との間に表示されるべき全てのBフレーム、B8及 びB9フレームが送信される。この送信フレーム順番 は、いつも一時デコーダによってメモリに保持されるべ き2フレームだけを必要とし、差し込むBフレームを表 示するために次のPフレーム又は『フレームの送信を待 つことをデコーダに要求しない。上記すると共に表14 に示したように、本発明における一時デコーダはMPE G映像記録を提供するために構成することができる。こ の映像記録ではP及びI映像の出力はデータストリーム 内の次のP又はI映像が一時デコーダによって復号化さ 30 に機構は引き続くBフレームが同一の第3のフレームス れ始まるまで表示される。

【0274】P及びI映像が再配列されるとき所定のト ークン、すなわちPicture Start、Pic ture_Type, 及びTemporal_Refe renceは、その映像が映像パッファに書き込まれる ようにチップに一時的に記憶される。その映像が表示の ために読み出されるときそれら記憶されたトークンは得 られる。一時デコーダの出力では新たに復号化したP又 はI映像のDATAトークンが古いP又はI映像のDA TAトークンと置換され、そして、それらはビデオフォ 40 一ムストアが満たされる前に開始される。 ーマッタに送られる。一時デコーダからの出力はトーク ン化されたマクロブロック形式にされ、ブロックからラ スタへの変換はない。

【0275】本発明のビデオフォーマッタは2つのフレ ームストア (framestores) 又は映像を記憶 する。ビデオフォーマッタにおいては、3つの映像又は フレームストアが映像を繰り返したり又はスキップする ような特徴を達成するために用いられる。ビデオフォー マッタのオフチップ (off-chip) DRAMは3 つのフレームストアを保持する。ここでの3つのフレー 50 back) がフレーム下まで十分に進むと、ラスタは最

ムストアの使用はフレームに、復号化ビデオ及び表示の レートが異なる状態において繰り返し又はスキップのい ずれかをさせ得るのである。 【0276】全ての1. B及びPフレームはビデオフォ

ーマッタのフレームストアに記憶される。いつも、デー したフレーム (Pフレーム)、P4が送信される。そし 10 タが表示されているところからの1つのフレームスト ア、データが書き込まれているところへの1つのフレー ムストアがあり、そして、3つのフレームストアを有す るビデオフォーマッタには他のフレームが第3のフレー **ムストアに配憶される。**

> 【0277】従来例は予測、再配列及びプロックからラ スタへの変換を全て行い、MPEGは2つのフレームス トアを有する一時デコーダ及び2つのフレームストアを 有するビデオフォーマッタ、すなわち全部で4つのフレ 一ムストアを用いることにより通常処理する。これは本 を共有する1つのフレームストアを用いることによって 達成される。しかしながら、従来例では3つのフレーム ストアだけでビデオフォーマッタの繰り返し及びスキッ プ動作を処理することはできない。

【0278】本発明は第1のフレームストアに I 映像を 記憶し、第2のフレームストアに P映像を記憶する。ブ ロックからラスタへの変換を行なう必要性から、Bフレ 一ムは第3のフレームストアに以下に示す方法で記憶さ れる。必要とされる外部DRAMの量を最小にするため トアを共有するところに用いられる。

【0279】Bフレームが復号化されるとき、それは第 1及び第2のフレームストアを用いる2つの既に復号化 されたI又はPフレームを参照する。復号化されたBフ レームは第3のフレームストアに書き込まれる。従来例 はフレームストアが完全に満たされる前にラスタを開始 させる。そのラスタは、次のBフレームが前のフレーム の最初でラスタによって空けられたスペースを埋めるた めに同一のフレームストアに書き込まれ得るようにフレ

【0280】フレームストアの一部分が映像データで埋 められ、新たなデータを利用できる記録を保持するため に、各フレームストアはセクタの中に分離される。本発 明においては、各フレームストアは各々がNセクタから なる2つのフィールドストアに先ず分離される。ここ で、Nはフィールド内のブロック列の数である。フィー ルド映像として符号化されたフレームは簡単である。各 引き続くマクロブロック列は1つのフィールドストア内 に2つのセクタを占める。ライトバック(write

初から各セクタを読み出すことを開始する。第1フレー ムのライトバックが完了すると、次のフレームの開始部 分がラスタによって左のスペースに書き込まれる。セク タ各々の状態のチェックは、ラスタが行なわれるセクタ が十分に満たされ、ライトバックのために要求される2 つのセクタが空であることを確実にする。

【0281】フレーム映像としての符号化されたフレー ムは更に困難である。フィールド映像とは違って、デー タのマクロブロック列はそれらがラスタ表示される場合 ストアは並列に書き込まれるが、一方ではそのフィール ドは順にラスタ表示される。フィールドストア当たり8 セクタを有する映像を考えると、すなわち、フィールド ストア() は番号()~7の8セクタからなり、その各々は 1 ブロック列を含む(すなわち、その映像の幅による奥 行き8画素)。フィールドストア1は番号8~15の8 セクタからなり、その各々は1プロック列を含む(すな わち、その映像の幅による奥行き8画素)。

【0282】第1のマクロブロック列はフィールドスト ア1にセクタ1内に書き込まれる。フィールドストアは 並列に書き込まれ続ける。ある点にて、ラスタはフィー ルドストアロからのセクタを表示しており、その点はフ ィールドストア 0 のラスタがライトバックに追いつかな いように選択されている点である。しかしながら、第2 のフレームについては第1のフレームと同一の方法でラ イトパックすることはできない。そのセクタは異なる順 器で書き込まれ、肺み出されるので、フレームの開始で 空いている同一の2つのセクタを待つことは、書き込み 及び読み出しが連続的にできないことを意味する。これ 30 は表示を維持し必要なレートでの復号化を維持するため に達成されなければならない。

【0283】よって、第2のフレームはラスタによって 既に空となったフレームストアのセクタに書き込まれな ければならない。これはフレームストアを2に分割する ことによって実行される。従って、第2のフレームに対 しては半分のフィールドストアの意味が変わる。セクタ 4~7は第2のフィールドストアの上部となり、セクタ 8~11は第1のフィールドストアの下部となり、すな 列はセクタ 0 及び 4 に書き込まれ、それらが空になる と、それに続く列で1及び5、そして2及び6、更に3 及び7と書き込みが続く。次の列はセクタ2及び8に書 き込まれ、11及び15まで各々書き込まれる。このメ モリへの再割り当てはライトバック及びラスタを適切な レートで継続させることにおいて十分である。

【0284】第3の引き続くBフレームが来るならば、 ライトバック順は第1のフレームに戻る。共有のBフレ ームストアにおいて、FRAME (第1)映像では:F IRST映像はセクタ0~8 [第1のマクロブロック列 50 並列ハフマンデコーダについての本発明の詳細な説明

=2プロック列] にライトバックされ、よって、1及び 9、2及び10、3及び11、…7及び15である。 【0285】FIRST映像はセクタ0から、そして、 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 1 2, 13, 14, 15の順でラスタ表示される。SEC OND (第2) フレームは、セクタ0及び4. そして、 1及び5、2及び6、3及び7、8及び12、9及び1 3、10及び14、11及び15に書き込まれる。 【0286】SECONDフレームは、セクタ0からそ

と同一の順番でDRAMに書き込まれない。フィールド 10 して、1.2.3.8.9.10,11,4,5,6, 7、12、13、14、15の順でラスタ表示される。 本発明のにおいては、第2フレーム、第1マクロプロッ ク列はセクタ0及び1に書き込まれず、それは結局のと ころラスタによって空にされるべき最初の2つのセクタ である。代わりに、それはクリアのためセクタ4を待 つ。これは2つの理由のためにされる。第1は、クリア のためにセクタ4を待つことはもっとも悪い場合の符号 化データの状態においてさえ連続的な復号化及び表示を 維持するシステムの能力に影響を与えないし、また、実

ア0にセクタ0内にライトバックされ、フィールドスト 20 行することは簡単である。第2は、2の乗数でないセク タ数に分割する映像サイズでは、メモリのセクタについ て書き込み及び読み出しのシーケンスはたびだひ繰り返 されない (例えば、NTSC方式はフィールド当たり3 ①ヤクタを有し、そのシーケンスは58フレーム毎に繰 り返す)。これはテスト能力及び回復を困難にする。 【0287】本発明に関する実施である限り、個々のセ クタの状態の記録を維持するよりもむしろ、書き込むべ き及び読みだすべき次の位置へのポインターをもって、 各半分のフィールドストアはFIFOとして効率的に実

現される。よって、満たされているか空にされている各 FIFOはライトバック及びラスタを各々不可能にす る。これは各半分のフィールドストアがFIFOのよう に1つの方向にだけ書き込まれ読み出されるという知識 を利用できる。

【0288】まとめとして、本発明はIフレーム、Pフ レーム、B、フレーム及びB2フレームの形でビデオ情 報を与え、第1フレームストアに1フレームを記憶さ せ、第2フレームストアにPフレームを記憶させ、少な くとよっつのメモリ領域に各々分割されている第1及び わち、それらは入れ替えられる。第1のマクロブロック 40 第2フィールドストアを有する第3フレームストアを与 え、第3レジスタにB1フレームを記憶させ、第1又は 第2フィールドストア内のメモリ領域の選択した部分か らB, フレームを読み出し、B, フレームが読み出され たところのメモリ領域の選択した部分にB2フレームの 部分を書き込みすることによってビデオ情報を記憶する 方法を提供し、それによって減少させた量のメモリをビ デオ情報を記憶するために用いることができる。

【0289】以下に見いだされる2つのプログラムは本 発明の好ましい実施例に用いられるべき符号を含む。

本発明においては、並列ハフマンデコーダブロックは、 ハフマン符号化可変長符号 (Huffman code d Variable Length Codes: V LCs) 及び固定長符号 (Fixed Length C odes:FLCs) を復号化し、分析マイクロプログ ラマブル状態マシン(Microprogrammab le state machine:MSM)の制御の 元でトークンを介して供給する。

【0290】本発明の実施例はMPEG-1ハフマン符 号と同様にMPEG-2も処理する。本発明の実施例の 10 重要な態様は直列デコーダよりむしろ並列デコーダであ るという事実のため高処理能力を維持することができる ことである。本発明の実施例はハフマン符号を復号する ため符号テーブル索引技術を用いる。これはこの動作要 求を達成し、実際に不規則又は非標準である第2のMP F.G-2変換係数テーブルを処理するためにされる。 【0291】更に、本発明の実施例は外部コントローラ の助けなく単一のサイクル内にストリームからのある非 常に複雑な成分を復号化することができる特徴を有して いる。そのような複雑な成分の例はエスケープ符号化係 20 テーブルを処理する制限はない。 数(Escape-coded coefficien ts)、イントラDC値(Intra-DC valu es) 及び動きベクトルデルタ (Motion Vec tordelta) であり、それらの全ては結合したV I.C/FI.C成分としてストリーム内に与えられる。 【0292】図52を参照すると、並列ハフマンデコー ダ300は可変長符号 (VLCs) を処理する。FLC s はデータとF L C 号を特定する入力フィールとを生成 するために出力されるセレクタ301を使用する迂回機 構を要求する。よって、ROM302はFLC復号化の 30 間全く必要とされない。しかしながら、VLCを復号化 するため入力は、図52に示したように、2つの入力デ ータレジスタ「MSReg」及び「LSReg」に先ず 読み込まれる。名称から分かるように、「早い(ear lier)」又は最上位データはMSRegに記憶され る。そのセレクタはROM入力で次のVLCの始めを割 り当てるために用いられる。よって、非常に早いVLC を復号するためにセレクタはその59ビット入力の最初 の28ビットを出力し、それらの最初の16ビットはハ フマン符号ROM302に供給される。それに続くVI. 40 Cに対してセレクタはここまで符号化されたビットの合 計の計数値に応じた入力を効果的にシフトする。その計 数値は復号化されるままに、実行合計に各VLCのサイ ズを加算することによって保持される。様々なワード幅 は、復号することができる最大符号化サイズ(28ビッ トのMPEG-1エスケープ符号化係数)の結果と、1 6ビットである最大VLCサイズ(DCT係数テーブ ル)とある。

【0293】「テーブル選択」入力はMPEGによって 要求される様々な異なるハフマン符号テーブル間の選択 50 【0298】処理能力最大化

のために用いられる。 ハフマン符号ROM

に供給する。

VLCs全ての復号化のために用いられる本発明の実行 のコアは、図52及び図53に示すように、セレクタ/ シフタ301によってアドレス指定が制御されるROM 302である。ROM302はVLCテーブル索引計算 を行なう動作を有し、復号化データを生成する索引から データを得る (index-to-data) 動作が後

に続く。 【0294】索引計算は、与えられたデータを生成する ハフマン符号を処理するために実行される「ドントケア (don't care: 「1 | 又は「0 | のいずれで も良いビット) 」マッチングを有する内容アドレス指定 可能メモリ (CAM) の動作として考えることができ る。全てのVI.C符号テーブルは固定であるので、CA M - ROMは十分であり、これは図54ないし57に示 したROM AND-プレーン (plane:面)の仕 事である。索引生成は(むしろアルゴリズム的に)テー ブル索引 (ルックアップ) 方法で行われるので、標準の

【0295】ROM Orープレーンは「索引」(活性 化したワードライン)を復号化データ及び符号のサイズ (又は長さ)に変換する。そのデータは復号化出力(エ ラーチェックを条件として)を形成し、サイズ情報はセ レクタを制御する計算を実行させるためにフィードバッ クされ、よって、それに続くサイクルで次のVLCの復 号化を行なうため正しいデータをデコーダROM302

【0296】本発明において、ROM302のアドレス は2つのフィールド内にある。大きいフィールドは復号 化されるべきビットパターンであり、小さいフィールド は調べられるべきハフマン符号を選択する。調べなけれ ばならないビットパターンは最も長いVLC符号に対応 して長く、16ビットであり、テーブル選択の追加の4 ビットがある。よって、合計で20ビットのアドレス空 間(約100万アドレス)があるが、ROM302内に 450入力があるだけである。その違いの理由は「ドン トケア」ビットの存在のためである。

【0297】 VI.Csを復号化するためには、AND-プレーンがVLCビットパターン内の「ドントケア」ビ ットを復号化することができる必要がある。これは、最 大18ビットより短い全てのVLCsが、そのVLCの 復号化の部分ではない追加のビットに後を続かれている からである。ワイドアドレスのためAND-プレーンは 事前復号化され(2->4)、ROM302はこの事前 復号と共に処理する「ドントケア」を結合しなければな らない。更に、完全なMPEG符号テーブルに加えて、 ROM302は所定の符号テーブル用に存在する不当な VLCパターンを識別する入力を有する。

サイクル毎に1つの復号化項目の出力を維持するため に、デコーダ入力を制御する上でいくつかの注意がとら れている必要があり、特別な処理は「複雑」シンボル (すなわち、それはFLCs又はVLCsではない)の ために用いられる必要がある。

【0299】エスケープ符号化係数のピーク処理能力を 維持するために、サイクル当たり少なくとも1つの完全 な符号を入力しなければならない。要求される最大長は MPEG-1で28ビットであるので、これは(28よ り大きいその次の実用サイズである) 32ビットの入力 10 を復号化するためトランジスタは従来の方法で正又は逆 ワード幅を課している。普通の変換係数も、それらがレ ベル値の符号を与える1ビットのFLCがその後に続く VLCからなり、他の複雑なシンボル(例えば、動きべ クトル、イントラDC及びエスケープ符号化係数) と同 様に処理されるという点において、「複雑」シンボルで ある。(分離したサイクルで)FLCがその後に続くV LCとして係数が復号化され、ROM302に符号ビッ トを復号化させることの代わりの方法がROMに2つの 大きなテーブルのサイズを2倍にすることであるならば ピーク処理能力を達成することができない。よって、本 20 発明においては、1つのサイクルが「最終」の要求結果 を生成することができるように特別な処理は様々なシン ボルのために用いられる。

【0300】 FLC及びトークン

FLC処理の基本はFLCの必要な長さでセレクタを制 御すること、ROM302を迂回し正確に選択したFL Cを単に出力することである。よって、単なるFLCs は重要な特別なハードウエアなくデコーダによって正し く自然に処理される。更に、トークンは処理されない が、デコーダの出力へ直接供給される。

【0301】実施

この章は本発明においてデコーダの実施のいくつかの重 要な特徴を述べる。その実施は図52に示すように、カ ウンタ303及びセレクタ301を伴うレジスタの構成 と符号ROMとを含む。図53の図はコア成分がどのよ うに本発明の主たるハフマン復号化コア部分を実施する ために相互接続されているかを示している。レジスタm s [31:0] 及びls [31:0] は各々MSReg 及びLSRegであり、ブロックphselectはセ な他のロジックと共に)プロックphselectに含 まれ、カウントラッチはcnt [4:0] と表されてい る。この図上の他のロジックは処理命令、データ及び命 令の動き、トークン、(プロックphcopで行なわれ る) 更なる「複雑」シンボルの操作を処理する。

【0302】図54に示した図は本発明に応じたハフマ ン符号ROM302を実現するために用いられたタイプ の非常に小さな例のROM設計を示している。このRO M302の特有の特徴は、可変長ハフマン符号を復号す トケア」処理がANDープレーン内に置かれたことであ

【0303】図55、図56及び図57、特に図55を 参照すると、「ドントケア」処理を行なうことができる ROM ANDープレーンの第1の実施例が示されてい る。この実施例においては、各アドレスライン(a [3], a [2], a [1], a [0]) はその正方向 及び逆方向の両方にANDープレーンを横切って駆動さ れる。与えられたアドレスライントの「1 | 又は「0 | のアドレスラインのいずれかへ接続される。「ドントケ ア! (xによって示される)を復号化するためにトラン ジスタはその正又は逆のラインのいずれにも接続されな

【0304】図56及び図57は復号化ロジック内の最 要の場合の一連のトランジスタの数を減少させるため事 前符号化を利用する代替の実施例を示している。それら の例においては、2つのアドレスビットで表すことがで きる4つの可能な番号の各々について4つのラインのう ちの1が高レベルに駆動されるような事前復号化におい て2つのアドレスピットは共に結合される。本発明は2 つビットより多いビットが共に結合されるより高いレベ ルの事前復号化で同様に動作することはこの分野の当業 者には明らかである。事前復号化において共にグループ とされた2つのアドレスビットが設定値(1叉は0、 「ドントケア」ではない)を有するならば、トランジス タは従来の方法では適当な事前復号化アドレスラインに 接続される。同様に、そのアドレスピットの1つが「ド ントケア」を有するならば、トランジスタは以前のよう 30 に用いられない。しかしながら、アドレスビットの一方 が設定値(1又は0)を有する必要があり他方のアドレ スピットが「ドントケア」を必要とするならば、事前復 号化の2つのアドレスラインのいすれかが活性状態であ るとき、選択されるOr-プレーンを横切って駆動され るワードラインを復号化は要求する。図56に示された 実施例において、これは、符号:001xについての場 合に示したように関連する事前復号化アドレスラインの 各々上の1つに、並列に2つのトランジスタを設けるこ とによって達成される。図57に示された実施例におい レクタである。カウンタロジック (論理回路) は (様々 40 ては、トランジスタの並列接続を用いることなく要求し た復号化が達成される。この場合に、2つの分離した復 号はその両方の選択を必要として行なわれる。それら は、両方の選択が活性ならばワードラインが活性状態と なるようなワードラインドライバ内のNORゲートを用 いて共に結合される。

【0305】上記の説明は、付随する特徴、目的、及び 効果の全てを有する本発明を作成し実行することはこの 分野の当業者には可能であるように詳細に本発明の様々 な態様の全体コンセプト、システムの実現及び動作を十 る方法を実現するために用いられる事前復号及び「ドン 50 分に述べていると確信される。しかしながら、本発明及

の挿入... び本発明の様々な実施例の特に商業的実施に関しての追 ストップ・アフターピクチャ (Stop After 加の詳細をより深く詳細に理解することを容易にするた めに、これに続いて更なる記述及び説明が提供される。 picture) 割り込み... 【0306】この分野の当業者に対しての説明に役立つ 全廃棄... 追加の図面は、本発明が機能するような環境の詳細な構 アクセスピット... SCDPにより認識されるトークン、、、 成及び動作に更なる理解を与えるためにこの出願と共に 含まれる。本発明の上記したパイプラインシステムは、 SCDPメモリーマップ... パイプライン処理機器として配置される2線インターフ 実動化... コード化データバッファ周辺のデータフロー... ェースによって相互接続された複数のステージ(段)を 利用するMPEGビデオ伸張方法及び装置を含むビデオ 10 動作の理論... 復号化システムの様々な態様において更なる改善のため 不連続性... スタートアップ... に長く存在した要求を満たす。制御トークン及びDAT A トークンはトークン形式で制御及びデータ両方を運搬 実施例... する1つの2線インターフェースを介して供給する。ト ハードウエア... タイムスタンプ情報のMSMハンドリング... ークン復号回路は設けられたステージに適切な制御トー クンとして所定のトークンを識別し、パイプラインに介 スタートアップ... して非認識の制御トークンを供給するために所定のステ MSMタイムスタンプエラーコード... ージに設けられる。再構成処理回路は選択されたステー 30Hzのサポート... ジに設けられ、難別された制御トークンに応答して識別 序文... したDATAトークンを処理するようなステージを再構 20 状態マシン... ジャンプ及びコール... 成する。独特のサポート副システム回路及び処理技術の 幅広い変更は、メモリアドレス指定、共通処理ブロック 割り込み及びエラー、、、 を用いるデータ変換、時間同期、非同期スイングパッフ ジャンプアドレス... 状態マシン内部の命令... ァリング、ビデオ情報の記憶、並列ハフマンデコーダ等 を含んでシステムを実施するために開示される。 状態マシンのテスト... 【0307】本発明の特定の形態は示されかつ述べられ 状能マシン・マイクロ符号マップ... 状態マシン・マイクロ符号語... たが、様々な変更は本発明の精神及び範囲から離れるこ 演算コア... となくなすことができることは上記のことから明らかで ある。よって、添付した特許請求の範囲を除いて本発明 A L U. . . は限定されるものではない。以下に述べた本発明のシス 30 シフトプロック... テムのより詳細な脱明は、系統化、明確性、及び説明上 キャリープロック。... の便宜のために以下に記した表類に従って記述されてい 条件ブロック... る。 A I. II コア. . . A L U・マイクロ符号語... 概観... スタートコード検出器... ALUの使用... パーサ... レジスタ・ファイル、、、 空間処理... レジスタ・ファイルアドレス指定... レジスタファイル・レジスタタイプ... 予測... レジスタファイル・アドレスマップ... ディスプレイ回路... 40 レジスタファイル・マイクロ符号語... 並列スタートコード検出器 (SCDP)... トークンポート... 入力Fifo... トーケンポート・マイクロ符号語。。。 入力回路... マルチプレクサ、、、 スタートコード... UPIメモリーマップ... ビットスタッフの除去... サーチ・モード... 序文... インターフェース... 非整列スタートコード... オーバーラップスタートコード... 機能の記述... 認識されないスタートコード... タイミング要件... マイクロプロセッサインターフェースアクセス... 拡張及びユーザーデータ...

ピクチャ・エンド (PICTURE-END) トークン 50 序文...

インターフェース...

```
機能の記述。.
誤りを含んで形成せれたトークン...
ジグザグ・スキャンパス...
ラスタスキャン順序...
マイクロプロセッサインターフェースアクセス...
序文...
フレーム内の予測画面...
フレームに基づく予測...
フィールドに基づく予測 (フレーム画面内) . . .
デュアルプライム (フレーム画面内)...
フィールド画面内の予測...
フィールドに基づく予測...
16×8MC...
フィールド両面内デュアルプライム...
全体的組織。...
水平アップ・サンプラー。...
序文...
4:3アップ・サンプリング...
3:2アップ・サンプリング...
2:1アップ・サンプリング...
境界効果...
出力ペル (pel) の数...
位置信号...
多重化データ、、、
水平位置合わせ...
アップ・サンプリング比。...
ビデオタイミング発生器、、、
序文...
水平タイミング...
垂直タイミングーPAL...
垂直タイミングーNTSC...
V T G 機造...
水平マシン、、、
垂直マシン...
ハード結線された比較器のデザイン。...
出力多重化,,,
境界生成. . .
垂直境界...
UPI制御...
出力マルチプレックス...
海剣
この詳細な説明では本発明をチップ全体として扱う。こ
こで図58を参照すると、そこにはシステムの非常に高
```

水準ブロック図が示されている。以降の節においては、

より詳細なブロック図を提供するために各ブロックが拡

【0308】この記述は回路の種々の機能的ブロックの

間のすべてのインターフェースについて正確に文書にし

大されている。

クが提供することが期待されるインターフェースの完全 な知識を用いて設計することが可能になる筈である。図 58に示された如く、基本的なシステムの構成部品には クロック発振器350、スタートコード検出器201、 パーサ202、マイクロプロセッサインターフェース (MPI) 320、メモリ制御サブ・システム352、 空間処理サブ・システム351、予測サブ・システム2 0.8 及びディスプレイ3.5.5 が含まれる。図5.8 は更に 種々のシステム構成部品の間のインターフェースを図示 10 している。

【0309】スタートコード検出器

図59は本発明によるシステムの回路の他のブロックと 相互接続されたスタートコード検出器201 (SCD) を示している。SCD201は3つの異なる機能を提供 するものと考えることができる。第1に、SCD201 は専用のPin又はMPI320からのデータを受け取 る入力回路を提供する。第2に、SCD201はデータ 内のスタートコードを検出する。第3に、SCDは入力 データをコード化データバッファ (CDB) 321内で

20 内部的に使用されるフォーマットにアセンブルするのに 必要な同路を提供する。

【0310】パーサ

図60は太発明によるパーサ・サブ・システムを図示し ている。 CDB321のためにフォーマットされたデー タはアンパックされ、MPI320から命令を受け取る パーサに渡される。その後、データは2線式インターフ ェースを介してシステムの残りの部分に伝達される。 【0311】空間処理

図61は空間処理回路の構成部品を図示している。これ 30 らの構成部品には逆モデラー (Imodel) 325、 逆ジグザグ器 (IZZ) 326及び逆量子化器 (Iqu ant) 327及び逆離散コサイン変換器 (IDCT) 328が含まれる。データは I mode 1325を通 り、さらに I Z Z 3 2 6を、次いで I q u a n t 3 2 7 を、さらにまたIDCT328を通過する。 【0312】ディスプレイ回路

本発明のディスプレイ回路が図62に示されている。こ のシステムは垂直アップ・サンプラー210、水平スケ ールサブ・システム331、出力マルチプレクサ332 40 Bびビデオタイミング発生器333を含んでいる。

並列スタートコード検出器 (scdp) 本発明によるスタートコード輸出器201は、並列スタ ートコード検出器、即ち、データを並列に通過させるも のである。このシステムは、先に1994年3月24日 に出願されたイギリス特許出願第9405914. 4号 及び1992年6月30日に出願されたEPO出願第9 2306038, 8号、(以下「Brolly」と称す る) に開示されたシステムと同様のものである。しかし ながら、これら二つのスタートコード検出器の間には幾 たものである。これにより、各ブロックは、そのブロッ 50 つかの主要な差異が存在する。第1には、バイト整列が 仮定されている。本発明においては、スタートコードを 見つけだすためにデータをシフトすることが無いのであ る。第2に、本発明は主としてMPEGデータに対して 動作する。

【0313】MPEG (1及び2) スタートコードはス タートコード・プレフィックス (start_code _prefix) として知られるビットストリームにお ける唯一のビット (パイトパターン) によって構成され ている。このパターンは23個のゼロの後に1が一つ有 るものである。このstart_code_prefi 10 入力回路 xの直後に続く8ビットはスタートコード・パリュー (start_code_value) として知られて いる。これはスタートコードのタイプを表している。本 発明のSCDに到達するスタートコードはパイト整列さ れていることが必要である。よって、上記のデータは例 えば以下のバイト・シーケンスとして特定される。

[0314] 0 x 0 0 $0 \times 0 0$ $0 \times 0 1$

0 x b 8

これらがグループ・スタートコード (gourp_st art code) である。

【0315】 入力 Fifo

本発明は250Kパイト/秒のピークデータレートのと きにもコード化データバッファがオーバーフローせず、

*れることがないように設計されている。従って、入力f if oの長さを計算するためには、1) スイングバッフ ァのための最悪の場合の待ち時間と、2) SCDを通し た最悪の場合のデータの拡大について知ることが必要で ある。

104

【0316】本発明によれば、コード化データクロック レートで到達する入力データに対して、SCDPはスタ ートコード毎に二つのストールを牛成する(データスト リームから3パイトが除かれている)。

本発明の入力回路はBrollyによって開示されたも のと全く同一の方法で動作する。しかしながら、それら の二つの回路の間には2、3の重大な差異が存在する。 第1に、nniはトークンの有効なエンド(それがセッ トされないかも知れないため)まで待つように作られて いない。その代わりに、信号イン・トークン(in t oken) がローになるまで待つように作られる。第2 に、パイトモードに入る際のDATAレヘッダーの生成 は、いくらかのパイトモードデータがあることに依存す 20 る。

【0317】 スタートコード

本発明においては、MPEGスタートコードはSCDに よって認識されてトークンに変換される。それらを表1 5に示す。

[0318]

【表15】

入力受け入れ(i n_	<u>a c c e p t) ピンが引き下</u>	げら*
	スタートコードタイプ	スタートコード値
	Picture_start_code	0x00
	slice_start_code	0x00から0xaf
	reserved	0 x b 0
	reserved	0 x b 1
	user_data_start_code	0 x b 2
	sequence_start_code	0 x b 3
	sequence_error_code	0 x b 4
	extension_start_code	0 x b 5
	reserved	0 x b 6
	sequence_e n d_code	0xb7
	group_start_code	0xb8

表15 スタートコード値

ビットスタッフの除去 一つのstart_code_prefixに先行ずる いかなるゼロビットもスタッフ(詰め物)であり、安全 に除去し得る。本発明において、スタッフの完全なパイ トのみ除去される。

【0319】例えば、以下に示すバイト・シーケンスに おいては13のスタッフ・ビットが有り、その内の8個 のみが実際に除去される。

0x20 //5スタッフ・ビット

40 0 x 0 0 //8 スタッフ・ビット

 $0 \times 0 0$

0 x 0 0

0x01 // start_code_prefix サーチ・モード

本発明によるサーチ・モード(search_mod e) は以下の表16に示されている。

[0320]

【表16】

100	
サーチ・モード	動作
0	通 常 動作
1	picture_startまたはそれ以上のサーチ
2	group_startまたはそれ以上のサーチ
3	sequence startまたはそれ以上のサーチ

表16 サーチ・モード

ゼロ以外の何れのサーチ・モードではスタートコードの 所望のクラスが見つかるまで到着するデータの全てが廃 棄される。その時点で、サーチ・モードがゼロにリセッ トされ、スタートコード・サーチ (start_cod 10 デコードされる。もし、次にこれがオーバーラップして e_search) 割り込みが発生する。新しい制御ビ ットであるストップ・オンサーチ (stop on s earch) がSCDが割り込み (この割り込みはまた 通常の方法でマスクされるけれども、停止は必須ではな い)を発生した後に実際に停止するか否かを判別する。

100

【0321】本発明においては、SCDがFLUSHト ークンを受け取った場合にもまたsearch_mod eがゼロにセットされる。しかしながら、FLUSHト ークンがdiscard allで終了する場合にはs earch modeが完全にリセットされる。即ち、 FLUSHトークン及びdiscard allの組み 合わせによってサーチ・モードがリセットされる。

【0322】非整列スタートコード

一つ以上のゼロバイトの連続の後に0x01が続けばス タートコードである。更に、23個以上のゼロの連きの 後に1が続かなければ非整列スタートコードである。バ イト整列された環境ではこのことは以下のように解釈さ れる。もし、ビットスタッフを除去した後に0x01を 受けとらない場合にはスタートコード非整列である。な ッフが1パイト以下である場合に関係している) は見落 としていることに注意すべきである。

【0323】本発明のSCDPは、データシートにおい て非整列スタートコードのどのクラスが検出されるかに ついて記述する努力をするよりはむしろ、それらを無視 している。換言すれば、スタッフはまだ除去されている のである。

オーバーラップスタートコード

スタートコードの「値」の部分が以降のスタートコード の「prefix] の部分を形成するようにすることが 40 がこれらをフラグするために生成されている。許容され 可能である。これは一般的に以下の二つの理由により生 起する。1) 規格によればシステムレベルのスタートコ ードはストリーム内のどの位置に生起しても良く、ビデ オレベルのスタートコードの中に直接生起することも含 まれる。2) エラー。誤りと思われるスタートコードを すべて最後まで除去し、それによりエラー復旧の可能性 が高まる。

【0324】バイト整列環境においては、本発明によれ ば、オーバーラッピングスタートが生起するただ一つの 方法はピクチャースタート(picture_star 50 【0328】

 イ、値=0x00)が他のスタートコードの部分となる 場合のみである。このやり方で、picture st artはデータから除去され、第2のスタートコードが いれば、非オーバーラッピングスタートコードが検出さ れるまで同一の手続きが行われる。

【0325】認識されないスタートコード

本発明において予約値(0xb0、0xb1、0xb 会部のシステムスタートコード(0xb9から0 x f f) 及びシーケンス・エラーコード(Oxb4)は それぞれ認識されないスタートコードである。認識され ないスタートコードを除去した後は、SCDは次の有効 たスタートコードが見つかるまで全ての入力データを廃 20 棄する。またSCDは認識されないスタート(unre

cognized start) エラーレジスタをセッ トし、認識されないスタート(unrecognize d start) マスクに依存して割り込みを生成す

[0326]

拡張及びユーザーデータ

本発明において二つのコンフィギュレーションビットが 使用される。

1) Discard_user (又は無し)

お、この盲言は非整列スタートコードの有るもの(スタ 30 2) Discard extn(MPEG2メイン・プ ロファイル、メインレベル以上)

これらの二つのコンフィギュレーションビットは1にリ セットされる。

【0327】MPEG2拡張スタートコードは異なって いる。拡張スタート・バリュー(extension start value) に続く4つのビットは拡張ス タートコード識別子 (extension_start _code_idntifier) であり、SCDによ ってデコードされねばならない。4つの新しいトークン た拡張コード識別子(extension_start code identifiers) 及びそれらのト ークンを表17に示す。しかしながら、予約された拡張 スタートコード識別子 (extension_star t_codeidentifier) は認識されない。 認識されない拡張スタートコード(extension _start_codes) は廃棄されるか(Disc ard_extnに依存)、又は(旧) extensi on dataトークンによって置換される。

【表17】

拡張スタート	名 称	新トークン	ヘッド
コード識別子			
0000	予約		
0001	シーケンス拡張 I D	SEQUENCE_EXTN	0 x e 8
0010	シーケツスディスプレイ拡張 I D	SEQUENCE_DISPLAY_EXTN	0 x e 9
0011	uantマトリクス拡張 I D	QUANT_MATRIX_EXTN	Oxea
0100	予約		<u> </u>
0010	シーケンススケーラフル拡張ID		
0110	予約		
0111	ピケチャーパンスキャン拡張 I D		-
1000	ピクチャー-コーディング拡張 I D	PICTURE_CODING_EXTN	0 x e b
1001	ピクチャー空間スケーラブA拡張ID		
1010	ピクチャー時間スケーラフル拡張ID		
1011461111	予約		

表17. MPEG2拡張スタートコード識別子

ピクチャー ・エンド (PICTURE_END) トー クンの挿入 現行の標準 (MPEGI、2、JPEG、又はH26

1) はいずれも現在の画面を終了する方法について規定 20 flag picture_end、マスク及びエラー していない。

【0329】しかしながら、本発明においては、SCD 201がイン・ピクチャ (in_picture) と呼 ばれる状態を保持する。この状態はPICTURE-S TARTトークンがSCD201によって出力される際 にはいつでもセットされる。構文上においてpictu re start (又はFLUSHトークン) より高い それ以降のスタートコードはPICTURE ENDト ークンの生成を起こす。PICTURE ENDトーク ンは牛成されて新しいスタートコードに関係するいかな 30 るトークンより前に出力される。状態in_pictu reはPICTURE_ENDトークンがSCD201 を離れる際にリセットされる。もしSCD201が入力 データストリームでトークンを受け取った場合でも、P ICTURE ENDトークンを受け取る場合も含めて 動作は論理的に問一である。要約すれば、PICTUR E ENDを生成させる可能性のあるスタートコード (及びトーケン) は、本発明によれば以下の通りであ る。

[0330]

picture_start_code又はトークン group_start_code又はトークン sequence_start_code又はトークン sequence_end_code又はトークン FIUSHトークン

ストップ・アフタ・ピクチャ割り込み ストップ・アフタ・ピクチャ (sap) の特徴は、現在

のシーケンスを終了させる簡潔な方法、例えばチャンネ ル変更を容易するための本発明の機能である。この機能 をできるだけ自動的に外部のリアルタイムソフトウエア 50 b) リチューン等。

を必要とすることなく達成ずることが必要である。 【0331】 sap制御ビットはフラグ・ピクチャ・エ ンド (flag picture end)と称する。

ビットに加えて以下の二つの制御ビットが存在する。 1) after picture stop:割り込み

を生成して後にSCDが停止するか否かを決定する。 [0332] 2) after_picture_dis card:このピットはSCDPがflag_pict

ure end割り込みを生成した後にdiscard _ a l 1 モードに自動的に移行するか否かを決定する。 この方法により、discard allモードはどの イベントがそれを呼び出したかについて知る必要がなく なり、discard allモードをそのままにして

瞬時にかつ簡潔にサーチ・モードに移行することが可能 になる。 【0333】本発明に依れば、PICTURE END

トークンがSCDにより出力される際には常にflag __picture__endビットが何か動作をなすべき か否かを決定する。もしflag_picture_e ndがセットされていれば、PICTURE ENDの 後にFLUSHが生成され、イベントが生成される。割 り込みはflag_picture_end_mask 40 に依存し、(割り込みの場合には)ストップはafte

r picture stopに依存する。 【0334】一例として、チャンネル変更のためのイベ ントのシーケンスは以下の如くである。

1) after picture_stop=0及びa fter_picture_discard=17fl ag_picture_endを セット。

[0335] 2) flag_picture_end eventに応答。

a) サーチ・モードをシーケンスにセット (一例)。

3) discard allをFLUSH又はs/w

- リセット。
- SCDPが次のシーケンスの開始をサーチ。 【0336】全廃棄(discard_all)

R/W制御ビットのdiscard allが本発明に よるSCDPをしてFLUSHトークンまで、それを含 めて全ての入力を廃棄せしめる。このビットはFLUS

Hトークンによって自動的にリセットされ、flag_

大概の本発明のSCDPの主要な機能は実際のトークン 生成に関しているが、幾つかのトークンはコード化デー タポートに供給され(又は入力回路を介し)たときに S CDPによりデコードされ、実行される。これらのトー クンは表18に示され、定義されている。 [0338]

*【0337】SCDPによっ認識されるトークン

【表18】

picture end関数によってセットされ得る *

トークン	ヘッダー	動作	解説
FLUSH	0x17	scdpフラッシュ	これらのトークンはPICTURE_
PICTURE_START	0x12	in_picture tyl	BNDを生成し得る。この場合に、
PICTURE_END	0x16	in_picture 9474	それらのトークンはIn_
GROUP_START	0x11		pictureをリセットし、flag_
SEQUENCE_START	0x10		picture_endイベントを
SEQUENCE_END	0x14		生起させるとともにFLUSHを生
		1	成すし得る
DATA	0x04等	データ内でスタート	コードをサーチする
Other	_	認識されないトークン	ンは変更無しにSCDP内を通過さ
		せる。	

表18 認識される入力トークン

Scdnメモリーマップ

% [0339]

本発明のSCDPのための種々のレジスタ及びそれらの 【表19】

関連ずるアドレスが表19に記述されている。 ピット Styl レジスタ名 解设 アドレス scdp_access 0 0 x 0 [0] アクセスピット scdp_access 0 sedipe_edO [7:0] 0 x 1 CD0 [7:0] ロロコードをデーナポート [7:0] scdipc_cd1 [7:0] coded_busy [7] リード・オンリー enable_coded [6] 0 リード・オンリー coded_extn [7] sedp_ct[0 [7:0] 030 0 x 0 3 discard_extn [5] [4] discard user 1 [3] ٥ PIJISHIC & Start discard all flag_picture _end イベント可能化 [2] 0 after-picture _stop [1] 0 イベントが可能化された場合のみ after __picture __discard [0] n イベットが可能化された場合の表 scdp_etl 1 [7:0] 0 0 x 4 [2] n イベントが可能がまれた場合のみ stop_after_search start code search[2:0] [1:0] 0 0 0 x 5 scdp_event [7:0] rol e n d_search_event 0 unrecognized_start_error [1] 0 flag_end_lof_picture_event [0] 0 sedp_mask [7:0] 0 0 x 6 e a d_search_nask [2] 0 unrecognized_start __mask [1] 0 flag_end_lof_picture_mask [0] 0

表19 並列スタートコード検出器メモリーマップ

コード化データバッファ回りのデータフロー 本発明は以下の利点を提供する。

[0340]

50 1) バッファを回転 (swing) させる方法。

- パイトを奇数のビットにパックする必要を回避する方法。
- 3) (長くなる可能性の有る) SCDのバス幅を8ピットまで減少させる。
- 4) SCDが自身の32ビットデータへのバッキング を行う。大きなバスを回避するために、SCDのこのビ ットはDRAMーIFの内部に位置している。本発明に おいて、これをsccdbinと称する。このモジュー ルは全てのDATAを32ビット語にパックし、非デー タトーケンの開は推覧する。
- 【0341】5) スイングパッファがそれ自身の計数 及びスイングを行う。パッファはPICTURE_EN D又はFLUSHトークン(又は信号)に応じてscc dbinからの信号fill_and_swingに応 じてフラッシュする。
- 6) ハフマンデコーダの前に位置するアンパックモジュールsccdboutが出力スイングパッファにより提供されるbuffer_start信号を受け取るまでFLUSH又はPICTURE_ENDに続く全てのデータを検出する。

序文

この節では本発明によるタイムスタンプ情報の扱いが定 義される。

【0342】動作の理論

MPEG-2ビデオ及びオーディオにおいてはデータは MPEG-2システムストリームによって選ばれる情報 を使用して同期が吹られる。同期、クロック基準及びタ イムスタンプを扱う情報には本質的に二つのタイプが有 る。クロック基準はデコーダに「現在」時間を表すため にどのような数が用いられているかについて知らせるた 30 めに用いられる。これは、規則的な問題でインクリメン トされるカウンタを別形化するために用いられ、それに よりデコーダは常に現在時刻が何時であるかについての 概念を持つことができる。

【0343】(典型的な例としてビデオ及びオーディ オ)を形成するために用いられるデタのストリームの 各々についてタイムスタンプが付加されている。ビデオ の場合、タイムスタンプは画面に関係づけられ、デコー ダに対して「何時」(クロック基準により初期化された カウンタにより定義される)画面を表示すべきかを知ら 40 せる。

【0344】しかしながら、MPEGにおける全ての物と同様に、状況はこれよりずっと複雑である。クロック 基準に任二つのタイプが存在する。プログラムクロック 基準 (PCR) と、システムクロック (SCR) である。クロックは90KH 2の解像度までの情報を有しており、他方おクロックは解像度を27MH2まで拡大する追加の情報を有している。クロック基準は「時間」がランダムアクセス又はチャンネル変更の後に再度初期化可能であるようにデータストリーム内にかなりしばしば

含められている。

【0345】タイムスタンプにもまた二つのタイプがあ る。プレゼンテーションタイムスタンプ(PTS)およ びデコーダタイムスタンプ(DTS)である。これら は、並べ替えされねばならない1ーピクチャ及びPービ クチャについてのみ異なっている(Bーピクチャについ ては同じである)。DTSは画面をいつデコードすべき かを示す一方、PTSは画面をいつデコードすべき かを示すー方、PTSは画面をいつ表示すべきかを示 。単純な、2ー3ブルダング乗の無いフレーム画面 の場合には1ーピクチャ又はPーピクチャのDTSの形 フェール・ロッドには1ーピクチャスはPーピクチャのDTSのどり

10 の場合には1-ピクチャ又はP-ピクチャのDTS及び PTS間の差異はその画面フレーム期間に続くB-ピク チャの数より1多くなる。

【0346】 壁線しておくべき重要な機能さはDTS及びPTS画面を瞬時にデコードすることが可能なデコータの仮想的なモデルに関するものであるといるできまった。実際のデコーダはいずれもこのようなことはできず、デコーダが順面を表示すべき理論的な時間を修正するためには多くのステップを要とする(タイムスタンプ及びグロック基準によって定義される)。このような変更例はデコーダのアーキテクチャーの評細に依存する。

明らかに、ビデオデコーダにより生じたいかなる遅延 も、音声デコーダ内の等価な遅延によって整合されねば ならない。

不連続性

「除棚」の概念での不運続性が生じる可能性が有る。 入ば、編集されたビットストリームにおいては各編集点 は不選続な時間を有することになる。同様の外機はチャ ンネル変更の際にも生起する。一つの時間管理状態でエ ンコードされたタイムスタンプを他の管理状態からのク ロック基準によって定義される「時間」に対して用いる ことは明らかに不正確な結果に刻るため、注意しなけれ ばならない。

スタートアップ

スタートアップ (又はチャンネル変更) においては、正 権にアコードを開始するするために二つの潜在的に競合 する要件が存在するため、特別なの問題が生じる。ビデ オについて考慮すると、システムヘッダーに続く1ービ クチャからデコードを始めなければならない (これは全 ての場合に正しくは知いが、概ね正確である) けれど も、システムについて考慮すると最初にデコードされた

い、ノハストロージャンの変なるに効かっす。 価値をタイムスタンプを担持している必要がある。しか しながらすべての傾面がタイムスタンプを担持している ければならないという要件は無く、もし「-セジチャで あって、かつタイムスタンプを有する画画を探索しよう とすれば永遠に待ち続けなければならないから知れな い。

おり、他方おクロックは解像度を27MH2まで拡大する追加の情報を有している。クロック基準は「時間」が コンダムアクセス又はチャンネル変更の後に再度初期化 可能であるようにデータストリーム内にかなりしばしば 50 つくかも知れない。残念ながらこの方法は、それらの間 にある画面がフィールド画面であるかフレーム画面であ るか (そしてrepeat_first_fieldが セットされているか否か) を判別するためにその中間の 画面を部分的にデコードしなければならないため、実行 することは非常に難しい。このことはデータがコード化 データバッファ内を通過するとともにハフマンデコーダ により廃棄されることが必要である。

【0348】実施例 図63はタイムスタンプの管理を実現するための第1の 実施例を示している。クロック基準253は本発明のシ 10 ステム分離器254によってデコードされて、90KH 2 でインクリメントされる時間を表すカウンタ255に 送られる。それらはまた、ビデオデコーダ270内に位 置する第2のカウンタ258にもロードされる。

【0349】タイムスタンプはビデオバッファ271を 通過し、ビデオデータと同一の量だけ遅延される。これ らは次に時間の局所コピーと比較されて画面が早すぎる か遅すぎるかが判別される。本発明による他の実施例が 図64に示されている。この例はクロック基準253が ビデオデコーダ270に渡される必要をなくしたもので 20 ある。このことはビデオデコーダ270及びシステムデ コーダ256の両方の内に維持される第2のカウンタ 「vid_time」272、273を用いることによ って行われる。それらは電源オンによりリセットされ、 それ以後フリーランする。この実施例においては二つの カウンタが調和して動作することが要求されるため、そ れらの調和がくずれることが無いようにする必要があ る。このためにはシステム分離器(demux)内の力 ウンタのキャリー出力をビデオデコーダ(図示の如く) 内のカウンタをリセットするために用いることで達成で 30 きる。

【0350】この実施例の他の利点としては数の全33 ビットを扱う必要がないことが挙げられる。理想を言え ばビデオデコーダ270における16ビットの扱いを可 能にするためにカウンタを16ビットに限定することが 必要である。このようにすると、90kHzの解像度で は不十分な数の範囲ののみ(2/3秒のみ)しか表せな いように見えるけれども、VTGはフリーランニングす る(∇ はデコードされるMPEGストリームとは関係の無い何かにロックしている) ため、ビデオデコーダにお 40 いては時間制御はいずれにしてもフィールド時間にのみ 正確であれば良く、その様な高精度は必要としない。 【0351】その結果、デコーダに入るタイムスタンプ の下位の数ピットは廃棄される可能性があると思われ る。本発明においては、4つのビットが廃棄される。こ のことはビデオデコーダ20ビット数の16ビットを使 用することを意味している。解像度は、こうして562 5 H z となり、11.65秒の時間差を表すことができ

のクロックの112. 5回となる。NTSCフィールド 93.84回となる。よって、タイミングの計算はまだ フィールド時間の約1%精度で行うことが可能であり、 本発明にとって充分である。

114

ハードウエア

図65は本発明によるハードウエアを示している。 В г o 1 1 v に開示されたモジュールに加えて二つのモジュ ールがある。第1のものはスタートコード検出器201 の直後に付加され、トークンの生成を担当する。TIM E STAMPトークンがPICTURE_START トークンの直前に生起する。MPEGシステムストリー ムにおいて、タイムスタンプはパケットヘッダー内に担 持され、データのパケット内の最初の画面を示してい る。パケットはビデオデータと整列していないため、一 粉に、タイムスタンプが示している画面の開始の前に前 の画面の終端が存在することになる。

【0353】タイムスタンプ情報マイクロプロセッサイ ンターフェースを介するか又はトークンを用いて本発明 のシステムに供給することができる。どちらの場合に

は、タイトスタンプデータ (16ピット) がレジスタ に格納される。タイムスタンプ情報がレジスタ内にある ことを示すためにフラグがセットされる。もしTIME STAMPトークンを用いてデータが供給された場合 にはそのトークンはトークンのストリームから除去され

【0354】PICTURE_STARTトークンに遭 遇したときには、レジスタの状態を示すフラグが調べら れる。もしクリアであれば、何も動作は行われず、PI CTURE STARTトークン及び以降の全てのデー タは影響されない。いっぽう、もしフラグが有効なタイ ムスタンプ情報がレジスタ内に存在することを示してい れば、PICTURE_STARTトークンの前にTI ME_STAMPトークンが生成される。その後、フラ グはクリアされ、次に生起するタイムスタンプについて 使用可能となる。

【0355】第2のハードウエアモジュールはマイクロ プログラム可能な状態マシン218に関するものであ る。これは、単に27MHzデコーダクロックからクロ ックを受ける一連のカウンタである。第1のカウンタは クロックを4800 (図に示された4804.8のオプ ションについては後に記述する) で分周するプリスケー ラである。4800は300(27MHz/90kH z) を16倍した数である。 第2のカウンタは時間カ ウンタであり、プリスケーラ278がクロックを出力す る度にインクリメントされ、reset_timeピン によってリセットされる。

【0356】この部分のカウンタはその他の部分で使用 される强フィード・バックラッチに比べて粒子汚れに対 して耐性が大きい完全クロックフィード・バックフリッ 【0352】従って、PALフィールドは5625Hz 50 プフロップ (同期の) によって実現される筈である。

(これはBrianの時間カウンタがシステムデコーダ 内のカウンタと調和しない虞れがあるからである。) マイクロプログラマブル状態マシン218は時間カウン タによって示される現在時刻を読み出し、それをTIM

ることが可能である。

E_STAMPトークンによって供給される値と比較す

* ているべき時間に比較して早いか遅いかを確認すること が可能である。 【0357】タイムスタンプに関するSCD201にお

いて用いられるレジスタは表20に示されている。

[0358]

。従って、それ	が画面をデコ	ードし*	【表20】
レジスタ名	大きさ/ 方向	リセットステート	記述
ts-low	8/rw		タイムスタンプ値の下位8ピットこのレ
	i		ジスタはスレープとされ、先に書き込まれ
	l	ł	た値(TINE_STAMPトークンの一部となる)
			に影響を与えることくこのレジスタに新し
			い値が書き込むことができる。
İ	l		このレジスタへの者き込みはスレープレ
	l		ジスタからリード・バック (読み戻し) し
ľ			ている間はマスターレジスタに影響を与え
			る。ts_validを用いてマスターからスレ
	I		ープへの転送が行われるまではts_lovに
	i		書き込まれた値はリード・バックできない。
ts_high	8/rw	-	8つのタイムスタンプ値の上位8ピット
			ts_low と同様にスレープとされる。
ts_valid	1/1W	0	このピットはts_lov及びts_highのマ
			スターースレーブ転送を創御する。
	1	1	ts_low 及びts- highに値が書き込まれ
			たときに、マイクロプロセッサは値1をこ
			のピットに書き込む必要がある。その後、
			マイクロプロセッサは値1をリード・バッ
			クするまでこのピットをボーリングする必
	l		要がある。この時点において、ts_1ov及
			びts_highに書き込まれた値はスレープレ
			ジスタに転送されて (従ってリード・バッ
	1		ク可能になり)おり、ts_vaitingが1に
	Į.		セットされる。
l	1		マイクロプロセッサは次のアクセスに対
l	1	1	して準備するために値ゼロを書き込む必要
			がある。

	117		118
ts waiting	1/rw	0	ゼロにセットされたとき、レジスタts_
		1	low 及びts_highは有効なタイムスタンプ
			情報を含まない。
			1にセットされたとき、レジスタts_lo
			v 及びts_highは有効なタイムスタンブ情
			報を含む。TIME_STAMPトークンが次のPI
			CTURE_START トークンの前に生成され、
	İ		ts_valtingがゼロになる。
			このビットは、前回のタイムスタンプ値
			がマスター・スレーブ転送により上書きさ
		ļ	れる前に使用されたことを確認するために、
		1	1をts_validに書き込む前にそれがゼロ
			であることを確認するため、ポーリングさ
			れることが必要である。

表20 タイムスタンプ「SCD」レジスタ

MSMによるタイムスタンプ情報の扱い

この節においては、本発明によるMSM218の、TI ME STAMPトークンを受け取った際の機能の詳細 について記述する。

【0359】はじめに、16-ビットの符号付きタイム スタンプ補正がTIME STAMPトークンによって 担持されるタイムスタンプに付加される。この補正はチ ップーリセットの際にMSM218によりリセットさ れ、もし何も動作が行われない場合にはタイムスタンプ は変化されない。制御用マイクロプロセッサは、しかし 30 たがら、タイムスタンプを修正するためにこのレジスタ にどの様な値をも書き込むことができ、それにより、ビ デオ及び音声デコーダを涌した差分による遅延を補償す る。

【0360】次に、補正されたタイムスタンプが現在時 刻から減算される。この結果の符号がエラーの方向を与 える(そしてもし有れば、MSM218によって生成さ れたエラーコードを判別する)。次いで差の絶対値がと られ、その結果がフレーム時間と比較される。もしその 結果がフレーム時間より小であれば、何も動作は行われ 40 ない。前に述べたように、VTGがフリーランニングす るため、時間は公称時間からフレーム時間をプラス・マ イナスした精度でのみ制御可能である。

【0361】本発明において、もしエラーがフレーム時 間を越えた場合には、何等かの補正が行われなければな らない。MSM218は復号が早すぎる場合には適切な 時間になるまで単に復号を遅延させることができるた め、それ自身で状態を補正することができる。しかしな がら復号が意図された時間より遅い場合には、コード化 データバッファの出力において画面を信頼性をもって廃 50 れない(このエラーでは、復号が早いことが期待される

棄することはできないため、これはもっと複雑になる。 本質的には、シーケンスの復号は壊れており、状態を補 正する最も信頼できる方法は、ランダムアクセス又はチ ャンネル変更の場合と同様の方法で復号処理を再スター トすることである。この手続きを容易化するために、M SM218の制御レジスタFLUSHトークンに遭遇す るまで全てのデータを廃棄するようにプログラムしても 良い。

スタートアップ もし本発明によるMSM218が、タイムスタンプをそ れがスタートアップ状態として認識する時間に受け取っ た場合には(例えば、リセットの後、SEOUENCE ENDトークン又はFLUSHトークンの続きでまだ PICTURE STARTの前のとき)、MSM21 8の動作は修正される。もしタイムスタンプが現在時刻 より前に復号が行われていなければならなかったことを 示していれば、上に詳述した方法と同一の方法で状態が 扱われる。しかしながら、もしタイムスタンプが現在時 刻より後に復号が行われるべきことを示している場合 (これはスタートアップの通常の状態である)には、も しエラーが1フレーム時間より短くてもデコーダは正確 な時間まで待機する。この方法で、公称復号時間を正確 な時間に対してできるだけ正確に設定することができ る。その後の画面はそれらの公称時間の前あるいは後 に、エラー状態がトリガーされることなしに1フレーム 時間までデコードされる。

【0362】加えて、本発明においてはエラー「ERR TOO EARLY | &disable_too_e arl vの設定に拘らずスタートアップの間には生成さ

ため)。

MSMタイムスタンプエラーコード タイムスタンプの処理の結果として、二つのエラーの内 の一つが牛成され得る。 復号がタイムスタンプにより 示される時間より早く行われた場合にはERR__TOO EARLYが生成される。

【0363】タイムスタンプにより示される時間より遅

* ERR_TOO_EARLYは抑圧することができる が、ERR_TOO_LATEは全てのエラーがマスク されない限り常に生成される。表21は本発明によれる マイクロプログラマブル状態マシンに関係する種々のタ イムスタンプレジスタを記述したものである。 [0364]

【表21】

く復号が行われた場

合にはERR_TOC			
レジスタ名		リセット状態	記述
ts_correction	16/rw	-	各タイムスタンプにはそれが使用
			される前に補正が加えられる。
frame_time	16/rv	226 or 188	画面のデコードのタイミングの許
			容範囲を表している。リセット状態
			がPAL/NTSCピンにより決定
			される。
time	18/ro	ゼロ	リセット又はtime_resetの何れ
			かによりリセットされる。 現在時間
	1		の値。
manual_startup	1/rv	ゼロ	1にセットされたときに、復号か
		l	早すぎることを示すエラー FERR_
	1		TOO_EARLY」は抑圧され、MSM
		i	は単に正確な状態を待つ。
			1にセットされたとき、スタート
	1		アップはdecode disableを使用し
			て手動で行われる。この場合MSN
	1		におけるSEQUENCE END及びFLUS
		l	トークンがdecode_disableを18
	1	1	セットさせる。 ゼロにセットされた
	1		とき、スタートアップはタイムスタ
			ンプ管理ハードウエアを用いて行わ
		1	れる。Decode disableは自動的に 1
		1	にセットされることは無い。
decode disable	1/rv	ゼロ	ゼロにセットされたとき、復考に
uccode_ursaure	2714		洒落の方法で進行する。

161			
disable_too_early	1/rv	Ψū	各画面のスタートにおいて、MS
			Mはdecode_disableの状態をチェ
			ックし、もしそれが1にセットされ
			ていれば先に進まない。
			もし手動のスタートアップが行わ
	1		れるべき場合には (即ち、タイムス
	ŀ		タンプ管理ハードウエアを用いない
	l		場合) にはこのピットはmanual-sta
			rtupが1にセットされるのと同時に
			1にセットされねばならないことに
			注意されたい。
NTSC 30	1/rv	ゼロ	1にセットされたとき、プリスケ
			-ラは4800ではなく4804.
			8で分周する。30Hzフレームの
			速度でデコードするときに自動的に
	l	l	設定される。
discard if late	1/rv	ťo	これは「ERR_TOO_LATE」が生
		l	成されない限り何も効果を持たない
	İ	l	(又はエラーがマスクされていなか)
	1	1	った場合に生成される)。 もしそれ
		1	が1にセットされていればdiscard
	1	1	untilにより示される条件が得ら
			れるまでデータは廃棄される。
discard until	2/rv	0	タイムスタンプによりトリガーさ
	-,		れる廃棄が終了する条件を示す。
			0-FLUSH
			1 - SEQUENCE_START
			2- GROUP_START
			3-Next Picture
	1		注1- 1画面の廃棄は、その画面
			がフィールド画面であるときには、
		1	ダミーフィールドを生成して交替す
		1	る上/下フィールド構造を保存する
		1	ことにより直ちに取り消すことがで
	1	1	きる。その結果、もしdiscard_un
			tiiが「Next Picture」にセットさ
	1		れるがダミーフィールドが生成され
	1	1	る場合には、更に1画面が廃棄され
	1		۵ <u>.</u>
±21441.74		MSMI LOZZ	A.

表21タイムスタンプ 「MSM」レジスタ

30日 z のサポート 本発明は30日 z フレームレートは正確にははサポート しない。しかしながら当業者には、本発明はもしクロック生成回路が適切に変更されれば30日 z データをデコードすることができることが理解される。この場合には、システムは27.02 7 MH z クロックによってクロックを供給することで、現型的な「C C I R ー601」ラスターが正確に30日 z で画面を生成するようになる。27.02 7 MH z クロックに対応するめには、それを300.3で分の1に分周して90kH z ク

40 値を16を係数として拡大しているため、クロックを4 804、8で分別する必要がある。

【0365】序文

この節では本発明によるマイクロコーディング可能な状態マシン(MSM)の詳細について記述する。MSMを構成する目的は、わずかな補正でVLCデコーダ及びアドレス発生器などの多くに応用することが可能なマシンを製造することである。

なる。27、027MHzクロックに対応するために 【0366] 本発卵のMS Mは広い範囲の特徴をサポー は、それを300、3で分の1に分周して90kHzク トする汎用的なものである。しかしながらMS Mの基礎 ロック生成しなければならない。本発卵においてはこの 50 を成す構造はモジュラー形式であり、条拠に帰収する

とが可能である。よって、当業者には本発明は種々の応 用に使用することが可能であることが理解される。図6 6に示された如く、システムのデザインは二つの区画に 分割される。第1の区画は状態マシン218である。既 にBrollvの出願に開示され、ここに引用として含 める2線式インターフェースによって制御されるデータ 処理パイプラインに渡される命令を生成する。第2の区 画はALU222及びそれに連合するレジスタファイル 221から成る演算コア219である。この演算コア2 19はデータ処理パイプラインの一部である。これは二 10 ないことは当業者に理解される。 つの2線式インターフェース注1による制御に従ってデ ータ及び命令を受け入れる。それは、一つの2線式イン ターフエースによる制御に従ってその出力にデータを発 牛する。これらの二つの構成部品を組み合わせることに よって完全なマイクロ符号語(マイクロ・コード・ワー ド)を定義することが可能になる。

注1 状態マシンはまたアップ・ストリームブロックを 制御する場合には、これらの二つの2線式インターフェ ースは組合される。

【0367】状態マシン

本発明による状態マシン218は演算コア219に命令 を与える。それはまた命令の進行に従って制御自身に命 令を与える。演算コア219に渡された命令のアドレス はプログラムカウンタに保持される。プログラムカウン* * タは 0 x 0 0 にリセットし、そのアドレス内を連続的に 進む。しかしながら「ジャンプ」または「call」命 会及び/又は「割り込み/エラー」イベントによりプロ グラムカウンタは再ロード可能であり、従って命令の実 行の順序を変更可能である。

124

【0368】本発明においては状態マシン218は40 96の命令まで受け入れることが可能である。しかしな がら、これ以外の量の命令を使用することも可能であ り、これは限界として作用することを意図するものでは

ジャンプ及びコール

この実動化例において、全ての命令は条件ジャンプ命令 である。条件は全ての命令について評価され、ジャンプ すべきか(即ち、プログラムカウンタを再ロードすべき か) 否かが決定される。無条件ジャンプ又はジャンプ無 しには二つの条件「真」及び「偽」が設けられている。 残りの条件(合計16)はステータスバス上のテストに 基づいている。もし条件が「真」又は「偽」でなけれ ば、状能マシン218は演算コア219が命令を実行し

20 終えて条件に対するテストのためにステータスパスを状 態マシンに戻すまで待つ。これらの条件は以下の表22 に示されている。

[0369]

「事っって

コード		条件
0001	F	偽ージャンプしない
0010	С	キャリーセット
0011	NC	キャリークリアー
0100	Z	t/o
0101	NZ	非ゼロ
0110	AN	ALUの結果が負
0111	AN	ALUの結果が正
1000	F	偽一 予備条件
1001	F	
1010	LT	(S ^V) [!-J は] <j td="" を示す]<=""></j>
1011	GE	(S ^ V) [I-J は] J を示す]
1100	1	インデックスレジスタインクリメントが終点を通過
1101	NI	インデックスレダステインクリメントが終点を通過せず。
1110	v	オーバーフロー
1111	NE	拡張ビットがロー

表22 状態マシンの条件

もしコールビットがセットされた命令でジャンプが行わ れたときには、ジャンプが行われていない次のアドレス がリターンアドレスとして格納される。よって、これが ルーチン呼出しの機構を形成する。ルーチンから格納さ れたアドレスに戻るためには、アドレス0x001にコ ールが行われる。コールは1コールの深さだけサポート される。即ち、ただ一つのリターンアドレスのみが格納 され得る。しかしながら、コールからのコールは、誤っ てはいるけれども、ハードウエア内ではチェックされな 50 のジャンプが行われる。

割り込み及びエラー

本発明において、もし割り込み/エラー線がハイである とサンプルされれば、割り込み/エラーアドレス(アド レス0×001) への無条件ジャンプが行われる。割り 込み/エラーが無かった場合に取り込まれていたはずの 次のアドレスが格納される。割り込み/エラールーチン から戻るためには、割り込みアドレス(0x001)へ 【0370】本発明による状態マシン218は、割り込み又はエラールーチンとしての実行のためにハード結婚されている。その違いは割り込みルーチンは実行中は他の割り込みをマスクするのに対してエラールーチンはマスクしないことである。状態マシン218はいまエラーピンというよりは割り込みとして配線されている。ジャンプ・アドレス

プログラムカウンタにロードされたアドレスはジャンプ アドレスである。このアドレスの12ビットはマイクロ 符号フィールドに含められている。これは絶対アドレス 10

符号フィールドに含められている。これは絶対アドレス 1 であっても良く、ALU222の出力によってそれを置*

* 換した部分を有するものであっても良い。もしアドレス を置換すべき場合は、状態マシン218は演算コア21 9が命令を実行し、置換のためにALU222の出力を 状態マシンに供給し終えるまで待つ。

【0371】本発明によるアドレスのフォーマットが表 23「ジャンプ・アドレス置換」に示されている。

- 「a」で印をしたビットは絶対アドレスビットを示して
- いる。下位の残りのアドレスピットが置換される。 「s | で印をした最下位ビットが置換ビットである。
- 「s」で印をした最下位ビットが監換ビットである。 【0372】

гоггания					_	_	-	4	-	1	1	0	s
置換されたピット数	В	Λ	9	8	7	6	5	4	3	2	1	_	
0	a	a	a	a	a	a	a	a	a	a	a	a	0
1	a	a	a	a	a	a	а	a	a	a	a	0	1
2	a	a	a	а	a	a	а	a	a	a	0	1	1
3	a	a	a	a	a	a	a	a	a	0	1	1	1
4	a	a	a	a	a	a	a	a	0	1	1	1	1
5	a	a	a	a	a	a	a	0	1	1	1	1	1
6	a	a	a	a	a	a	0	1	1	1	1	1	1
7	a	a	a	a	a	0	1	1	1	1	1	1	1
8	a	a	a	a	0	1	1	1	1	1	1	1	1
9 .	a	a	a	0	1	1	1	1	1	1	1	1	1
10	a	a	0	1	1	1	1	1	1	1	1	1	1
11	a	2	0	1	1	1	1	1	1	1	1	1	1
12	0	1	1	1	1	1	1	1	1	1	1	1	1
19-7-7FV2P-F	1	1	1	1	1	1	1	1	1	1	1	1	1
表23ジャンプ	アドレ:	ス置	Ą										

[表23]

本発明のアドレス置換の特徴によりジャンプ・テーブル を構成することが可能になる。

状態マシン内部の命令

ある。

ないようとつ付加が加す ステータス、イスにおいて繰り返し条件付きテストを行 うことが好ましい。これらの命令は状態マシン218の 内部命令であり、演算コア219からの安定したフィード・バックを必要とする。従って、このタイプの命令 は、それらの実行を失敗するであろう演算コア219に 対しては無効であるとマークすることができる。よっ て、「有効」ピットが演算コア219に対して有効な命 令をマークするために設けられている。 状態宝シシテスト

本発明においては状態マシン218の動作を検証するこ 40 とが可能なように、多数のレジスタがマイクロプロセッサバスにアクセス可能である。アクセスは「アクセス」レジスタをににセットすることにより可能になり、該レジスタがこの値をリードバックするまでレジスタをボーリングする。次に、状態マシンは停止し、安全にアクセスできる。マシンは、「アクセス」レジスタにゼロを書き込むことにより再スタートさせることができる。
【0373】マイクロプロセッサはアクセスをもつとき、それは以下のレジスタに読み出し書き込みが可能で

ープログラムカウンタ

ーコール・リターン・アドレス30 一割り込みリターン・アドレス

-割り込みステータス・ピット(即ち、割り込みが進行 中であるか否かを示す)

ーマイクロ符号の全てのビット

表24はこれらのレジスタの種々のアドレスを示してい

(0374) 状態マシン218はまた、マイクロプロセッサイベントを生成することによりそれ自身を停止することができる。イベントのマスクビットがセットされているときにのみ、マシンが停止する。その後、このイベントをサービスする場合では通常の方法でアクセスが得られる。イベントはリセットアドンへ(0×00)のリールによって生起される。このコールは実際には取り込まれないが、命令が実行された後に単にイベントを生成する。しかしながち、それは検査のために、インストラクラョンROMの例出た規模する。

【0375】本発明の状態マシン218はその命令を通 して単一ステップで進むモードを有している。単一ステ ップモードはMSSRレジスタのピット0をセットする ことによって開始される。その後、マシンは各命令の前 50 に停止する。停止状態は「1」=Stoppedで表さ

れる。その後、実行寸前の命令は命令ROMの出力に位 置し、マイクロプロセッサのアクセスを介して変更可能 である。マシンを再スタートするためには、MSSRレ ジスタのピット 1 に「1」を書き込む。これらのピット レジスタは両方が同期が取られ、従って、それらがアク セス可能となる前にマイクロプロセッサアクセスが必要 である。

状態マシン・マイクロ符号マップ

表25は本発明の状態マシンのためのマイクロ符号マッ プを示している。

[0376]

【表25】

状能マシン・マイクロ符号語

表25状態マシンU符号マップ

同様に、表26は本発明による状態マシン・マイクロ符 号語を示している。

128

リセットアドレス

割り込み/エラーアドレス

U符号プログラムアドレス

用途

10 [0377] 【表26】

アドレス

0x000

0x001

0x002

-Oxfff

	2																			
ピット用途	a	a	a	a	a	a	a	a	a	a	a	a	s	c	co	ndi	tio	n i	٧	
表26 状態	į.	/>	UΫ	75	語		_													

a=アドレス:

s = アドレス (換:

c =コール又はジャンプ:

condition=ジャンプ条件コード;

v=海算コアに有効な命令

演算コア

本発明において、演算コア219がMSM218内にお ける全てのデータ操作を行う。図67に示された如く、 演算コア219の一般的構成は、利用可能なパスからそ れらの入力を選択し、出力としてバスを提供する機能的 ブロックを含む。 演算コア219は32ビット幅であ り、他の実装能様において8、16、24又は32ビッ トのデータパスを形成することが可能なビットスライス から構成される。

【0378】図68に図示された如く、本発明の演算コ ア219は3つの主な機能的プロック、即ちデータスト リームと通信するためのトークンポート360、演算 (或いは他の機能)を実行するためのALU222、全 てのレジスタを含むレジスタファイル221を有する。 図68においては全ての出力バスに符号が付けられてい る。ブロックへの入力はこれらのパスから選択される。 これらのセレクタのサイズ及びそれらの入力は変更可能 であり、マイクロ符号により制御される。

ALU

本発明によるALUプロック222は、演算コアにおけ る全ての演算及び数の操作を担当する。それは非常に複 雑な演算(循環、乗算、及び除算等)を比較的単純な動 作(即ち、シフト、条件付反転及び加算)等の組み合わ せにより実行することを可能にする。これらのブロック の各々について以下に記述する。その後、これらが演算 コア219において、全体として、いかにしてより複雑 た油篦を実行するためにもちいられるかについて例が示 されている。

シフトブロック

本発明において、「シフト」ブロックは1つのビットが 左シフト、右シフト、またはシフトしないことを可能に する。IピットバスKは、あたかも付加ビットであるか 20 のようにワード内で回転する。これは表27に示されて いる。

[0379] 『本271

144	
SS	シフト機能
00	1 1
01	1' = 1; NOP
10]' - (<<1) + K
11	$1' = (1 \gg 1) + (1 \ll 32)$

表27シフトブロック

30 もしss=0b01aであれば、「NOP] がALU2 22全体に送信される。これは動作無しであり、最後の 動作から、どの状態フラグが変更され始めることも防止 する。

キャリーブロック

キャリーブロックは状態レジスタからキャリービットを 取り込むか又はそれをクリアする。単一ワードの付加及 びその後の動作において、キャリーピットはクリアされ るけれども、複数ワードの動作においては、前の動作に より生成 (そして状態フラグに格納された) されたキャ 40 リーがキャリーとして使用される。これは表28に示さ れている

[0380]

【表28】 c キャリー機能 0C-0 C=状態フラグからのH 表28 キャリーブロック

条件ブロック

50 本発明によるブロック条件、被加数、ALUコア機能へ

129

のキャリーが表29に定義されている。

[0381]

【表29】

: 5	31		
	ii 逆の機能		
1	00	J.	- J
L		C.	- c
ſ	01	1.	- -J
L		C.	- -c
ſ	10	1.	- J&L
L		C,	- C & L
Γ	11	1.	= (L?J : -J)
L		C.	- (L?C : -C)

表29条件ブロック

A LUIT

本発明のALUコア222は2の補数の演算を用いて単 純な論理セット及び演算機能を行う。これらは表30に 定義されている。

[0382]

【表30】

ff	ALUコア機能
0	1,+1,+C, Vqq
1	l., l. XOB
10	1. % J. WND
11	1'11' OR

表30. ALU コア

A L U コア 2 2 2 の結果から 4 つの状態フラグが生成される (表 3 1 参照)。

[0383] これらはレジスタファイル221に格納され(表36に示された如く)、条件コードと比較するために状態マシン218に送り返される。

[0384]

【表31】

意味	逆の機能
Carry	ALU動作からのキャリー出力
Zero	ALUの結果がゼロ
Negative	ALUの結果のMSB-1
0 01	A T II動作がオーバーフロー

表31 ALUコアにより生成される状態フラグ ALUマイクロ符号語

表32がALUマイクロ符号語を示している。

[0385]

【表3~】								
ピット 数	16	5	4	3	2	1	0	
ピット用途	s	s	1	1	f	f	c]
		20		. 11.	-/	^-	~7	1.1

上において、

ssはシフトプロック制御

i は条件プロック制御

ffはALUコア制御

cはキャリーブロック制御である。

A L Uの使用

表33は本発明による、ALUの種々の機能のためのビットパターンを示している。

130

[0386]

[表33]

 ピット数	6	5	4	3	2	1	0
加算 (I+J)	0	0	0	0	0	0	0
城算 (I-J)	0	0	0	1	0	0	0
乗算	1	0	1	0	0	0	0
险管	11	n	1	1	0	n	0

レジスタファイル

図69は本発明のレジスタファイル221を図示している。レジスタファイル221は64個の32ビット
ジスタを含んでいる。レジスタファイル221は部分ワードをアドレス構定すること、即ち、ファイルは64×
32ビット、128×16ビット、250×8ビット、
512×4ビット、1024×2ビット、又は2048
20 ×1ビットフォーマットとしてアドレス指定することができる。アドレスはマクロ行号から直接的に与えられるか、又はアドレスはその一部分を空間レジスタから置換したものであっても良い。これによりレジスタの指標付まアウルスが可能になる。

【0387】各命令において、読み出し・修正・書き込 みが単一のレジスタ上で行われる。読み出し・修正・書 き込みにより部分サードをファイルに書き戻すことが容 易になる。書き込みのソースはそれ自身の独立したマイ クロ符号を有する外部のマルチブレクサによって改定さ 30 れる。もし書き込かで要求されない場合には、レジステ ファイル221の出力がマルチブレクサによって選択さ

れねばならない。 【0388】部分譜(部分ワード)はモードレジスタの ビットOに応じて符号付き又は符号無しの数として扱わ れる。もし部分語が負であれば(即ち、そのMSBがセ ットされていれば)、それはバスの全幅まで符号が拡張 される。これにより演算において部分語を容易に使用す ることが可能になる。また、本発明のレジスタファイル 221内の3つのロケーションが専用バスに接続されて 40 いるけれども、尚それらは、他のレジスタファイルのロ ーケションと共に使用することができるように成されて いる。これらはA及びBレジスタ、及び図69に示され たステータスレジスタである。レジスタファイルはま た、付随するターミナルカウント・レジスタ、定数レジ スタ及びレジスタファイルのモードを指定するモード・ レジスタとのアドレス置換のためのインデックス・レジ スタを含んでいる。

レジスタファイル・アドレス指定

本発明によれば、アドレス指定は二つの異なる特徴に対 50 処する必要がある。語の変化する幅の部分にアクセスす

るための可変長アドレスとアドレス置換である。 部分 語をアドレス指定するためには長いアドレスが必要であ る。従って、全てのアドレスは可変長であり、以下の如 * アドレスビットの最下位は「S | 、置換ビットである。 [0389]

132

【表34】

く符号化される: [a] がアドレスビットであるとき、*

Į	テータ幅	В	Α	9	8	7	6	5	4	<u> 3</u>	2	1_	0	s
	1	1	a	a	a	a	a	а	a	a	a	a	a	a
	2	0	1	a	a	a	a	a	a	a	a	a	a	a
[4	0	0	1	a	a	a_	a	a	a	a	a	a	a
[8	0	0	0	1	а	a	a	a	a	8	a	a	a
[16	0	0	0	0	1	a	a	a	a	a	a	a	a
ĺ	32 (24)	0	0	0	0	0	1	a	a	a	a	a	a	a

表34 可変幅アドレス指定

アドレス指定は大きなエンディアンである。換言すれ ば、 高位である程、 語のより高位の部分が低いアドレス によってアドレスされる。

【0390】アドレスの部分「a...a」はインデッ クスレジスタの一つによって置換することができる。表 ※ドレスを用いて、表35は置換すべき最下位ビットの数 をどのようにして定義するかを示している。全ての後端 のゼロは置換される。

[0391]

[表35]

34に一例として定義	炎された8つのヒッ	' Þá	音の)-	ر	ינט.	*									
	置換すべきビット	С	В	Α	9	8	7	6	5	4	3	2	1	0	S
	0	0	0	0	1	a	a	2	a	a	a	a	a	a	0
	1	0	0	0	1	a	a	a	a	a	а	a	a	0	1
	2	0	0	0	1	a	a	a	a	a	a	a	0	1	1
	3	0	0	0	1	a	a	a	а	а	a	0	1	1	1
	4	0	0	0	1	a	a	a	a	a	0	1	1	1	1
	5	0	0	0	1	a	a	a	a	0	1	1	1	1	1
	6	0	0	0	1	а	a	2	0	1	1	1	1	1	1
	7	0	0	0	1	a	a	0	1	1	1	1	1	1	1
	8	0	0	0	1	a	0	1	1	1	1	1	1	1	1

表35 アドレス関機

例えば、4ビットを32ビットアドレス内に置換する と、0b000001aaa01111の形になり、ゼ ロビットを1ビットアドレスに置換すると0 b 1 a a a aaaaaaaaa0になる。

【0392】本発明において、置換は二つの8つのビッ トインデックスレジスタのレジスタファイルマイクロ符 号語において指定される一つから来ている。従って、最 大8つのビットが一つのアドレス内に置換可能であるこ とが分かる。また、上記の方式よって、000000 00000000又は0b111111111111111 が分かる。不法なアドレスはアドレスがアクセスされな い結果となり、レジスタファイルの出力バスの状態が不 明にする。

レジスタファイル・レジスタタイプ 本発明において、複数のレジスタファイル・レジスタタ イプが存在する。その各々が以下に記述されている。 【0393】・ 独立にバスを有するレジスタ 3つのレジスタ (A、B、及びステータス・レジスタ) はそれらの専用のバスを有し、またレジスタファイルに

30 おいて通常の方法でアクセスすることができる。これに よりレジスタは演算コア219においてより多くの位置 で接続され得ると共にレジスタファイル内の他のレジス タと平行してアクセスすることが可能になる。独立バス はアクセスがその全幅、即ち32ビット幅でのみレジス 々にアクセス可能である。

【0394】これらのレジスタにはマイクロ符号ライト イネーブルは存在しない。これらへの書き込みはそれ自 身のマイクロ符号制御語を有する外部マルチプレクサを 介してのみ可能である。書き込みを阻止するためにそれ 1等の不法なアドレスを使用することが可能であること 40 らは、図70に示された如くそれ自身の値を用いて書き 込みされることが必要である。独立バスレジスタがレジ スタファイル内の如く書き込みされるときには、独立バ ス書き込みは抑圧される。

【0395】ステータスレジスタは独立パスレジスタと して実動化される。レジスタのビットは表36に定義さ れれている。

[0396]

【表36】

	133		134
ピット		意味	注 釈
0	1	インデッテス・レジスタ	そのターミナルカウントを通過したインデックス
			レジスタインクリメント
1	E	拡張	入力からの拡張ピット
2	v	オーバーフロー	ALUの動作がオーバーフロー
3	N	負	ALUの結果のMSB-1
4	Z	ぜロ	ALUの結果がゼロ
5	С	キャリー	キャリー from ALU 動作
6		Gnd	未使用
7		Gnd	未使用

表36 ステータス・レジスタの定義

インデックス及びターミナル・カウント・レジスタ 二つの8つのビットインデックスレジスタがアドレスへ の置換のために設けられているこれらの内の一つはマイ クロ符号の制御に従って、命令毎にインクリメントされ 得る。更に、各々にはターミナル・カウント・レジスタ が付随している。レジスタインクリメントが渡されたと きには、そのターミナル・カウントがゼロにリセットさ れる。

【0397】インデックス・レジスタはY及びZと呼ば 20 一定のフィールド及び演算コアにおける一定のバスの必 れ、ターミナル・カウント・レジスタU及びVをそれぞ れ有する。これらの全てはレジスタファイル内でアクセ スすることができる。インデックスレジスタ2はその出 力に接続された予め定義されたデコーダ(今のところ、 この復号は反転である)を有する。モードレジスタ(ビ ット1)におけるIndex_Modeに応じて、イン デックスレジスタよりはむしろこのデコーダが、アドレ ス置換及びレジスタファイルにおけるレジスタ2からの 読み出しに用いられる。(Index Mode=1は リード・デコード、Index_Mode=0はリード 30 [0398]

通常レジスタ

定数

る。)

・カウント)

* 定数レジスタ

32ピットロケーション	ピット	レジスタ
0 x 0 0	全	Aレジスタ
0 x 0 1	全	Bレジスタ
0 x 0 2	7:0	ステータス・レジスタ
0 x 0 2	8	符号拡張モード
0 x 0 2	9	インデックス復号モード
0 x 0 2	31:10	通常レジスタ
0 x 0 3	7:0	Yインデックス・レジスタ
0x03	15:8	Zインデックス・レジスタ
0x03	31:16	通常レジスタ
0 x 0 4	7:0	U ターミナル・カウント・レジスタ
0 x 0 4	15:8	Vターミナル・カウント・レジスタ
0 x 0 4	31:16	通常レジスタ

表37 レジスタファイル・アドレスマップ

4

ログラムされる。更に、もし必要であれば、しばしば用 いる値はマルチプレクサに結合しておくことが可能であ レジスタファイル・アドレスマップ 売37は本発明のためのレジスタファイルアドレスマッ プを示している。 【表37】

* 本発明において、レジスタファイルの32ビットロケー

ションの内の16は予め定義された定数である。これら

は通常のレジスタとして読み出すことが可能である。こ

れらのロケーションへの書き込みは何も効果を生じない

(現実施例の為に選択された定数は0-7であるけれど

本発明によるこの定数の実装は、マイクロ符号における

要を無くするものである。しかしながら、これはプログ

ラムにおいて使用可能な定数の数を制限する。(数16

は得ることができる。) これらの定数はその時点毎にプ

も、他の数値の定数を用いても良いことは明かであ

0x05-0x37 0 x 37-0 x 3F

【表38】

ピット番号 ピット用途	ď	С	ь	a	9	8	7	6	5	4	3	2	1	0
ピット用途	a	a	a	a	a	а	a	a	8	a	a	s	r	
表38 レジスタファイルU符号語														

a = レジスタファイルアドレス全体(常に12ビッ

F)

s= 器換ビット

r = 置換のために用いるインデックス・レジスタ;も し n が それ ぞれ 0、1 で あれば Y、 2 インデックス・レ 10 ジスタを選択する。

【0400】1= rにより指定されるインクリメント ・インデックス・レジスタ

トークンポート 本発明のトークンポートは演算コアの データストリームへの接続であり、2線式インターフェ ースによる接続である。トークンポート入力におけるデ ータはトーケンポート読み込みサイクルの間にのみ定義 される。従って、それは読み込みサイクルの間にのみ使 用しなければならない。

【0401】もし入力ポートが読み込みサイクルの間に 20 有効なデータを含まない場合、または書き込みサイクル の間に出力ポートが受け入れない場合には、演算コアは 停止する。よって、演算コアは何も動作を行わず、マイ クロ符号語を新しく詩み込まず、どのレジスタにも書き 込まないことになる。演算コアはこれらの条件が存在し ないときにのみ再スタートする。

トークンポート・マイクロ符号語

表39はトークンポート・マイクロ符号語を図示してい る。

* [0402]

【表39】

ピット	番号	1	0
ピット	用途	1	0
#39 h	ークンポート1	JA	号語

I = 入力ポートへの読み込み

O= 出力ポートからの書き出し

マルチプレクサ

ブロックのソースの選択はマルチプレクサを用いて実行 される。殆どすべてのパスの組み合わせ(機能的ブロッ ク例えば、ALUへの入力は記憶プロック、例えばトー クンポート又はレジスタファイルからのものであること の必要を例外として)が許される。

【0403】マルチプレクサは2、4又は8入力の何れ かである。それらは、従って、マイクロ符号語の1、2 又は3ビットをその入力の選択を制御することのために それぞれ使用する。

MPIメモリーマップ

表40は本発明によるMSMアドレスマップを示してい

[0404] 【表40】

*					
アドレス	ピット	ロケーション			
0 x 0 0 0	0	MSM偶数ピット			
0x001	0	MSMマスクピット			
0 x 1 0 0	7	アクセスピット			
0 x 1 0 1	0	MSSRセットシングルステップ			
0x101	1	MSSRモニター・シングル・ステップ			
0 x 1 0 1	2	MSSR割り込みステータスレジスタ (リード・オンリー)			
0x102	3:0	プログラムカウンタMSB			
0 x 1 0 3	7:0	プログラムカウンタLSB			
0 x 1 0 4	3:0	リターン・アドレスMS Bコール			
0 x 1 0 5	7:0	リターン・アドレスLSBコール			
0x106	3:0	割り込みリターンアドレス			
0×107	7:0	割り込みリターンアドレス			
01200-01211	7:0	レジスタファイル			
#40 MCM# KL					

表40 MSMアドレスマップ

序文 MPEG符号化の標準 (MPEG-1及びMPEG-2 共涌) においては量子化された係数は「イベント」とし てコード化される。各イベントはRUN及びLEVEL としてコード化される。RUNは与えられたゼロ以外の 係数に先行ずるゼロ係数の数であり、LEVELはその 50 ると、

係数の値である。加えて、一つの特別のイベント、En d-of-Block、がプロックの残りは全てゼロで あることを示すために、最後のゼロ以外の係数の後に使 用される。

【0405】例えば、以下の係数のシーケンスを仮定す

1, -7, 0, 3, 0, 0, 0, -1, 0, 0, 0,0、... 0 (合計64の係数)

これらは (RUN、LEVEL) として表される以下の イベントとしてモデル化される。

[0406] (0, 1) (0, -7) (1, 3) (3, -1) (EOB)

モデル化処理の逆を実行して6.4の係数の各々が以降の 処理のための単純な数として表されるようにすることは 逆モデラーの仕事である。

インターフェース

以下の信号ピンが本発明の逆モデラーにデータを転送す -るために使用される。:

- LEVEL [11:0]
- · RUN [5:0]
- · in extn
- ·in_valid
- · in_accept
- トークンは l e v e l 「1 1 : 0] バス(下位の8ビッ ト; level [7:0]) 上で転送される。
- パスとして動作する。それはDATAトークンのデータ 語における場合を除いて特に意味を持たない。以下の信
- 号が逆モデラーの出力において使用される。
- ·out data[11:0]
- ·out extn ·out_valid
- ·out_accept
- 機能の記述

逆モデラーの出力に現れるデータトークにおいて常に6 4 の係数が存在するようにDATAトークン内のデータ 30 は拡張されている。多くの場合、DATAトークンの最 後のデータ語は64番目の係数を生成しない。これはエ ラーではなく、この時点でEOBまでがピットストリー ム内にコード化されてしまったためである。従って、こ の状態においては逆モデラー合計64の係数が出力にお いて牛成されるまでゼロデータトークン語を出力し続け なければならない。

【0408】特定の状況(例えば、データエラーが生じ た時など)においては、逆モデラーへの入力におけるデ ータトークンが64以上の係数を表すことが有る。この 40 状態において、モデラーは全ての余分のデータを廃棄 し、ちょうど64の係数を含むトークンをその出力に生 成しなければならない。入力に現れるすべての非データ トークンは、変更無しに逆モデラーの出力に単に転送さ れる。

【0409】タイミング要件

本発明においてはデータがクロックレートで逆モデラー を通過することが要求される。 Imodelへの入力に おいてギャップが存在せず、出力に接続された回路がⅠ

lid=1、out_accept=1)状態において は、新しいデータ語がクロックサイクル毎にImode 1の出力に出現する。しかしながら、この状態において は、ゼロ以外のRUN (データトークンにおける) は各 入力に対して1以上のデータ語が生成させるため、Im odelは1クロックサイクル毎に新しいデータをその 入力に受け付けないかもしれないことに注意すべきであ

【0410】マイクロプロセッサ・インターフェースア 10 クセス

本発明の逆モデラー回路はその通常の動作のモードにお いてMPIに接続されている必要はない。エラー条件 (係数過多) がマイクロプロセッサ割り込みを生成すべ きでないことに注意すべきである。それは単に余分のデ ータを廃棄することにより内部的に処理される。

【0411】しかしながら、ブロックの入力におけるス ノーパ (テスト) 同路のためにはマイクロプロセッサア クセスが必要とされる。

【0407】run [5:0] RUN情報を担う補助の 20 MPEG符号化の標準において、係数は「ジグザグ」ス キャンされ、低周波数の係数は高周波数の係数の前に伝 送される。

> 【0412】本発明による逆ジグザグの機能は、逆モデ ラーからそれが受け取る係数の一次元ストリームを ID CTによって処理することが可能な係数の二次元アレイ に変換することである。MPEG-1においては、ただ 一つのスキャンパスが使用されており、これは文字どお りジグザグ(従って、その名前が)であった。しかしな がら、MPEG-2は二つのスキャンパスを使用する。 第1のスキャンパスはもともとのMPEG-1パスであ り、第2のスキャンパスは、著しく大きな垂直周波数構 成部品が存在しがちであるインターレース符号化におい て使用するために最適化されている。

れる係数に加えて、量子化マトリクスも同様にジグザグ スキャンの順序でダウンロードされる。これはMPEG 1、H. 261及びIPEGにおいて行われている。 その結果、本発明においては量子化器は逆ジグザグ(I DCTの一部として実現されている)の前に位置してい る。従って、量子化器はダウンロードされた量子化マト リクス係数と同一の順序で到着する係数の一次元ストリ 一厶に対して動作する。よって、量子化器は単に第1の 係数を第1のマトリクスエレメントに関係づけ、第2の 係数を第2のマトリクスエレメントに関係づけ、以下同 様の動作を行うことが必要である。

【0413】明らかにジグザグスキャンの順序で伝送さ

【0414】しかしながら、MPEG-2においてはい ま二つのスキャンパスが有るため、本発明においては新 しいアプローチが行われており、逆ジグザグが逆量子化 器に先行する構成である。係数及びダウンロードされた modelを停止させることがない(即ち、in_va 50 マトリクスは両方とも逆スキャンされ、逆量子化器はこ

こでは二次元データに対して動作する。このことは、デ ータの全ての3つの表現(IZZの出力における二つの ジグザグスキャンおよびラスタースキャン順序)におい て、最初の係数は常に最初となり、最後の係数は常に最 後となることによってのみ可能であることに注意すべき である。第1の係数はDC項であるため、逆量子化器 I quantにおいて特別に扱われる。最後の係数は全て の他の係数の値の関数としてのミスマッチ制御の結果に よって修正することが必要になる可能性があるため(故 にそれは最後でなければならない)、特別に扱われる。 残りの62の係数は全て(各々がそれ自身の量子化マト リクスエレメントを有することを除いて)同一の方法で 扱われる。

【0415】 インターフェース

以下の信号が本発明の逆ジグザグの入力において使用さ れる。

- ·in_data[11:0]
- · in extn
- · in-valid
- · in-accept

以下の信号が逆ジグザグの出力において使用される。

[0416]

- ·out_data[11:0]
- ·out_extn
- ·in_valid
- ·out accept 機能の記述

逆ジグザク I Z Z は以下のトークンに応答する。

[0417]

- · PICTURE_START
- · A L T E R N A T E __ S C A N
- · DATA
- · QUANT_TABLE

他の全てのトークンはIZZ内を修正されることなく通

【0418】PICTURE_STARTトークンはI 2.2 に対して二つのスキャンパスのどちらが実行されて いるかを表すその内部のステート(例えば、alter nate_scan) をゼロ (MPEG-1スキャンを Nはマスク0xfeを伴い値0xe6が割り当てられる ことが可能なトークンである。ALTERNATE_S CANトークンは表 41 に示されている。

[0419]

【表41】 E 7 6 5 4 3 2 1 0 0 1 1 1 0 0 1 1 s 表41 Alternate_Scan トークン

「s | はどのスキャンを以降のデータトークンのために 50 生じる。

140 使用ずべきかを示しており、従って、 I Z Z レジスタ" alternate_scan" にロードされる。 [0420] DATA (データ) トークンはalter nate_scanの設定に拘らずスキャンパスゼロ (MPEG-1スキャンパス) に従って並べ変えられ る。 alternate_scanはその値がどの様な 値であったとしてもそれを保持していること(即ち、ゼ 口にセットしてはならない)が必要であり、それによっ て以降のデータトークンは正確に扱われることに注意す 10 べきである。

【0421】OUANT TABLEトークンはalt ernate_scanの設定に拘らずスキャンパスゼ ロ (MPEG-1スキャンパス) に従って並べ変えられ る。 alternate_scanはその値がどの様な 値であったとしてもそれを保持していること(即ち、ゼ 口にセットしてはならない)が必要であり、それによっ て以降のデータトークンは正確に扱われることに注意す べきである。誤りを含んで形成されたトークンDATA 及びOUANT_TABLEトークンはどちらも誤りを 20 含んで形成される可能性が有る。データトークンは、逆 モデラーImodelがそれが正確に形成されているこ とを確認しているため、正確なものであることは明らか である。しかしながらQUANT_TABLEについて はそのような保証は無い。誤りを含んで形成されたQU ANT TABLEトークンの処理を実現しなければな

A及びOUANT_TABLEトークンがIZZへの入 力において出現するときに過度に短いときにも、出力に 30 おいてトークンは正確な数 (64) のデータ語となる結 果でなければならない。これらの語に含まれるデータは 重要ではなく、あそらくトークンの開始以前にリオーダ リングRAMににたまたま存在していた無用な値とな る。同様に、長過ぎるDATA及びQUANT_TAB LEトークンも出力において正確に形成されたトークン となる必要がある。最初の64係数(マトリクスエレメ ント)が使用されねばならず、残りは廃棄されねばなら ない。

らないため、同様にデータトークンについてもその処理

を実現しなければならない。 本発明によれば、DAT

【0422】誤りを含んで形成されたトークンに続く、 表す)にリセットさせる。ALTERNATE_SCA 40 以降の全ての(正確に形成された)トーケンは正しく扱 われねばならない。 マイクロプロセッサインターフェー スエラー (割り込み) が生成されることは要求されな

ラスター・スキャン順序

IZZの出力において、本発明によるDATA及びQU ANT TABLEトークンは二次元データを表してい る。しかしながら係数は実際にはまだ数値の一次元系列 として転送されている。ここで、データを行として転送 するべきかあるいは列として転送するべきかNの問題が

【0423】予測回路はペル領域のデータがラスターー スキャン順序で構成されることを要求する。IDCTが データを転置するため、IDCTに入るデータは逆の順 序でなければならない。表42にはDATA及びQUA NT TABLEトークンのためにIZZの出力に転送 される係数の順序を示されている。

[0424] 【表 4

2]								
П		坳	ork4	2周後	数	-1		
0	٥	1	2	3	4	5	6	7
0	0	8	16	24	32	40	48	56
1	1	9	17	25	33	41	49	57
2	2	10	18	26	84	42	50	58
3	3	11	19	27	85	43	51	59
4	4	12	20	28	88	44	52	60
5	5	18	21	29	87	45	53	61
6	6	14	22	80	88	48	54	62
7	7	15	28	81	89	47	55	63

表42 【ZZ出力係数

マイクロプロセッサ・インターフェース・アクセス IZZの通常の機能においてはマイクロプロセッサ・ア クセスは要求されない。しかしながら、おそらく、リオ ーダリングRAMをテスト可能にするためにはアクセス が必要とされる。また、スノーパが必要とされないこと も予想される。 I m o d e 1 の開始において一度行うこ とで両方のブロックのために充分である。

[0425] 序文

この節においては、予測について扱う。可能な全ての予 測モードは番号付けされており、その各々には何が行わ れなければならないかにつて正確に説明するために図面 30 が粉けられている。この節の全体にわたって、半ペル・ フィルタリング等の水平次元に生起する動作について特 別な注意は払われていない。これは、これらの動作はB rollvにおける対応する動作と同一であるからであ る。しかしながら、垂直次元においては、インターレー スされた画面フォーマットであるために事情は大きく異 なっている。

フレーム画面における予測

フレームに基づく予測

れる。その結果は、二つの基準フィールドが始めに一つ のフレームに合成され、そのフレームから予測が行われ るかの如くである。これは正確に、Brollyにおい て記述された状態であることに注意すべきである。

【0426】半ペル・フィルタリングは垂直方向におい て行うことができ、これはベクトルの最下位ビットによ ってトリガーされる。最下位ビットに加えて、次の最上 位ビット (ビット1) は、予測の最上ラインが上端基準 フィールドに由来するのか、あるいは下端基準フィール ドに由来するのかを決定するものであるから、特に重要 である。

【0427】これによって、4つの場合を考慮せねばな らず、各々が垂直ベクトルの最下位の二つのビットのバ 10 イナリー値に依存する。

 $\vec{A}_{0} = 0$

図71に示された如く、半ペル・フィルタリングが無い ため、ちょうど16ライン(クロマについては8)が読 まれ、各基準フィールドから8(4)ラインが読まれ **Z**-

同様に、図72に示された如く、17(9)ラインが読 まれ、9 (5) ラインが上部 (トップ) 基準フィールド から聴まれ、8 (4) ラインが下部 (ボトム) 基準フィ 20 ールドから読まれる。

ベクトル [1] = 1、ベクトル [0] = 0再び、 図73に示された如く、ちょうど16(8) ライ ンが読まれるけれども、ここでは予測の最上ラインが下 部基準フィールドから読まれることに注意すべきであ

そして、図74は17(9)ラインが読まれ、8(4) ラインが上部基準フィールドから読まれ、9(5)ライ ンが下部基準フィールドから読まれることを示してい る。よって、ビット1はどちらの基準フィールドが予測 を生成するために締むことが必要な最上ラインを保持し ているかを示している。加えて、もしビット0がセット されていれば、それはどちらの基準フィールドが半ペル フィルタリングの実行を可能にする余分のラインを有 しているのかを示している。

【0430】両方のフィールドがDRAMから読み出さ れるまで半ペル予測は実行できないことが明かである。 フィールド・ストアにおけるオフセットを得るために垂 直動きベクトルをスケーリングするときには大きな注意 このモードにおいては、基準フレームから予測が生成さ 40 を払わねばならない。以下の表、表43、がその効果を 表している。

[0431]

【表43】

143			14
		フィールド	におけるオフセット
ベクトル	ピットパターン	上部フィールド	下部フィールド
-2	11100	11110 (-2)	1111 (-2)
-1.5	11101	11111 (-1)	11110 (-2)
-1	11110	1111 (-1)	11111 (-1)
-0.5	11111	00000 (0)	11111 (-1)
0	00000	00000 (0)	00000 (0)
0.5	00001	00001 (1)	00000 (0)
1	00010	00001 (1)	00001 (1)
1.5	00011	00010(2)	00001(1)
2	00100	00010(2)	00010(1)

フィールドに基づく予測(フレーム画面内) このモードにおいて、各フィールドは独立して扱われ る。別々のベクトルが二つのフィールドの各々に用いら れる。各ベクトルには予測が上部基準フィールドから行 われるべきか或いは下部基準フィールドから行われるべ きかを示す追加の単一ビットフラグ(motion_v ertical field select) が関係づ けられる。ベクトルの最下部ビットはなお半ペル・フィ ルタリングが必要であることを示しているけれども、ビ ット1に何にも特別な意味は無い。フィールド・ベクト ルはフレーム・ベクトルとは別の単位で測るものであ カ、フィールド・ベクトルの値がnである場合には、値 が2nのフレームベクトルと同一の実際の変位(ガラス 上)を表すことになることに注意すべきである。

【0432】この場合、しかしながら、(4つの境界変 数、即ち二つのベクトルの各々のためのmotion vertical field_select及び二つ のベクトルの各々のためのビット()、が存在するため) 16の場合について考慮しなければならない。描画すべ 30 き場合が非常に多く存在するため、以下の図では上部フ ィールドの予測についてのみ扱う。下部フィールドは同 様の方法によって得ることができる。

【0433】図75に図示された如く、motion_ vertical_field_select=0、ベ クトル [0] = 0の場合、8(4) ラインが上部基準フ ィールドから読み出されて予測の上部フィールドが形成 される。図76はmotion_vertical_f ield_select=0、ベクトル[0]=1の場 合を示し、9 (5) ラインが上部基準ファイルから読み 40 出されて、次にそれらは半べるフィルタリングされて予 測の上部フィールドを形成する。

【0434】同様に、図77はmotion_vert ical field_select=1、ベクトル [0] = 0 の場合を示している。8 (4) ラインが下部 基準フィールドから読み出されて予測の上部フィールド が形成される。そして、図78はmotion_ver tical_field_select=1、ベクトル [0] = 1 の場合を示している。

読み出されて、次にそれらは半ペル・フィルタリングさ れて予測の上部フィールドが形成される。

デュアル・プライム (フレーム画面における) デュアル・プライムは前節のフィールドに基づく予測の

特別な場合である。デュアル・プライムは本質的に、二 つの特徴を組み合わせたものである。

【0436】・4つの独立した(それらは各々が異なる ベクトルを有するという意味で独立した)フィールド予 測が形成されるという事実にも拘らず、事実上ただ一つ の動きベクトルが伝送されるための特別なベクトル符号 化方法。こうして、ベクトル・オーバーヘッドが劇的に 減少する。

・各フィールドに対して、予測情報が基準フィールドの 各々から読み出される。次にこれが平均化されて最終的 な予測が形成される。このことは、別々の前方及び後方 予測が行われて次に平均化されるB-画面の場合に非常 に類似している。 本発明において、ベクトルの復号は 全てパーサ内で実行される。よって、予測回路がデータ を受け取るとき、実際に4つの別々のベクトルが存在す る。

【0437】デュアル・プライム平均化はB-フレーム 平均化回路を再使用することにより実行される(デュア ル・プライムそれ自身はBーフレームにおいて用いるこ とはできない)。予測回路に関係する唯一の複雑性は、 後方予測(後方ベクトルトークン等を使用した)は前方 基準フィールド(後方基準フィールドに対する)から実 行されねばならないことを示す信号方式に関係してい る。P-画面は通常、後方予測を要求する事は全く無い ため、予測回路は、「後方」予測のためにどちらの基準 ストアを使用するかを決めることができるように、画面 タイプ (P又はB) の記録を保持することのみが必要で ある。

画面フィールド内の予測

フィールドに基づく予測

これは、フレーム画面内のフィールドに基づく予測に非 常に類似しており、motion_vertical_ field_select及び動きベクトルの最下位ビ ットに依存して4つの場合が存在する。予測は単にデコ 【0435】9(5)ラインが下部基準フィールドから 50 ードされている画面(全上部フィールド又は全下部フィ ールドの何れかである)のためであるから、形成された 予測内の上部フィールド及び下部フィールドを議論する ことは実際に適当でないことに注意すべきである。

[0438] 図79はmotion_vertical field select=0、ベクトル[0]=0 の場合を示している。16(8)ラインが上部基準フィ ールドから読み出されて予測が形成される。図80はm otion_vertical_field_sele ct=0、ベクトル [0]=1の場合を示している。 【0439】17(9)ラインが上部基準フィールドか 10 おいて用いられたものと同一の回路を用いて平均化され ら読み出され、半ペル・フィルタリングされて予測を得 る。図81はmotion_vertical_fie 1d select=1、ベクトル[0]=0の場合を 示している。16(8)ラインが下部基準フィールドか

[0440]図82はmotion_vertical _ field_select=0、ベクトル [0] = 1 の場合を示している。17(9)ラインが下部基準フィ ールドから読み出され、半ペル・フィルタリングされて 予測を得る。

ら読み出されて予測か形成される。

16×8MC

このモードにおいて、全体のブロックは、一方が他方の 上にある二つの16 x 8領域に分割されている。各領域 に対して、別々のフィールド・ベクトルが伝達される。 ここでも再び、16の場合を考慮しなければならない (4つの2進変数、即ち二つのベクトルの各々に対する motion vertical field sel ectandと、二つのベクトルの各々に対するビット のが存在するため)。また再び、図示すべき場合が多す ぎるため、以下の図では上位の16x8領域についての 30 み扱う。下位の領域は同様の方法で得ることができる。 [0441]図83はmotion_vertical

__field__select=0、ベクトル [0] =0 の場合を示している。8(4)ラインが上部基準フィー ルドから読み出されて上位16x8領域の予測が形成さ れる。図84はmotion_verttical_f ield select=0、ベクトル [0] =1の場 合を示している。

【0442】9(5)ラインが上部基準フィールドから 8領域の予測が形成される。図85はmotion_v ertical field select=1、ベク トル[0] = 0の場合を示している。8(4) ラインが 下部基準フィールドから読み出されて上位16 x 8 の予 測が形成される。

[0443] 🛛 86 limotion_vertical field select=1、ベクトル [0] =1 の場合を示している。9 (5) ラインが下部基準フィー ルドから読み出されて半ペル・フィルタリングされ上位 16×8の予測が形成される。

フィールド画面におけるデュアルプライム

フィールド画面におけるデュアルプライムは単にフィー ルド画面におけるフィールド予測の特別な場合である。 2つのフィールドベクトルが使用される(一方が上部基 準フィールドを参照し、他方が下部基準フィールドを参 照し、パーサがこれを確認する)。予測の一方が後方予 測を生成するように思われるけれども、これはP-画面 であるから、予測回路はこれを第2の前方予測として解 釈する。その結果の二つの予測はB-フレーム平均化に

【0444】全体的組織

図87は、本発明によるディスプレイパイプラインの全 体的組織を示している。データはDRAMインターフェ ースから単一の多重化インターフェースに到来する。更 に、DRAMインターフェースはデータを正確なパイト 数の上の次の32バイトの境界まで切り上げられたライ ンとして供給する。しかしながら、ラインの終端に向け て位置するペルは意図したディスプレイ領域の外側にな

20 る可能性がある。

【0445】データに加えて、DRAMインターフェー スは各チャンネル(Y、CrCbして、そのバイトが現 在のディスプレイラインの最後であるか否かを表す1ビ ットを供給する。更に、データがどのフィールドから来 たものであるかを表すビットが供給される。本発明のデ ィスプレイパイプライン内の第1のブロックは3つのチ ャンネルに分かれる。色(Cr及びCb)データは垂直 アップ・サンプラー210に供給される。輝度(Y)デ ータは、もし必要であれば、FIFO内で遅延される。 【0446】垂直アップ・サンプラー210は色データ を2:1の割合ででアップ・サンプリングして輝度デー タと同じ数の色データのラインがあるようにする役割を 担っている。これを行うために垂直アップ・サンプラー は色データの各ラインを格納し、このライン及び以降の ラインの間に間挿された出力ペルを生成する。次のディ スプレイ・パイプライン内のステージは"水平整列器3 70"と表示されている。これは、水平アップ・サンプ ラー212の部分として実現されており、その役割は、 データを整列させて各ラインの始めにおいて、3つのチ 読み出されて半ペル・フィルタリングされ、上位16x 40 ャンネルの各々の第1のペルが水平アップ・サンプラー 212に正確に供給されるようにすることである。各ラ インの終わりにおいては、一般に、各チャンネルは異な る時間に"データが無くなる"ことが予想される。"水 平整列器"プロック370は余分のデータを有するチャ ンネルからのこの余分のデータを廃棄するとともに他の チャンネルを機能停止させ、3つのチャンネルの全てが 位置合わせされて次のディスプレイラインの開始か可能

> 【0447】本発明において、水平アップ・サンプラー 50 212はデータを水平にアップ・サンプリングしてデー

な状態にすることが仕事である。

タを引き延ばし、テレビジョン画面のガラスを埋める。 シリコンの而積を節約するために、3つのチャンネルで フィルタは共有されている。フィルタの合計の出力速度 は27Mバイト/s (クロックレート) でなければなら ないため、これを行うことが可能である。データはCC IR601の順序で多重化され、それにより生成された データストリームは単純にに最終的なデータストリーム に名重化される。

【0448】水平アップ・サンプラー212は単にDR AMインターフェースにより供給される量のデータを取 10 り込み、それを選択された率でスケーリング(基準化) することに注意すべきである。一般的に、ラスターにお ける実際のライン長に対してそれらが生成するデータは 少なすぎるか又は多すぎるかである。これは出力マルチ プレックスにおいて処理される。また、"水平整列器" ブロック370は完全なラインに対して各チャンネルの 幾つのペルが要求されるかについては知る必要が無いこ **とに注意すべきである。アップ・サンプリングフィルタ** に対する入力ペル数と出力ペル数の関係は非常に単純で は無いから、この数を計算することは容易でない。水平 20 終列器プロック370は"要求に応じて"単にデータを その3つのチャンネルの各々の水平アップ・サンプラー 212に供給する。即ち、 水平アップ・サンプラーは 要求された数のペルを要求された順序でその中に"引き 込む。ディスプレイラインの終わりにおいて、チャンネ ルの一つが最初にデータが無くなり、このことは他のチ ャンネル (もし有れば) の残りのデータは廃棄されねば ならないことを示している。

【0449】VTG333は単純にラスターの間カウン トし、出力マルチプレックス371に供給される一連の 30 タイミング信号を生成する。これらの信号の幾つかは出 カマルチプレックス371に最終ラスターをどの様にし て生成するかを報じる内部信号である。他の信号は"外 部"信号、例えば同期及びブランキング信号であり、こ れらはまた出力マルチプレックス371回路に供給され てデータと同一のクロック数だけ遅延される。

【0450】出力マルチプレックス371ブロックは幾 つかの役割を有する。これらの内最も興味深いものは、 おそらくデータから二線"インターフェース性"を除去 する作業である。水平アップ・サンプラー212から供 40 給されたデータは未だ関連するパリッド (妥当) 信号を 有している (そして出力マルチプレックスは受け入れ信 号を生成する)。マルチプレックスの出力におけるデー タは2線式インターフェースを有しておらず、クロック サイクル毎に1パイトずつ単純にクロック出力され

【0451】出力マルチプレックス371はまた画面の 回りに境界を描く役割を担っている。上端および左の境 界はVTG333による制御に従って描かれる。VTG 333は単純に出力マルチプレックス371に境界色の 50 ている。出力ペルは本質的には入力ペルの重み付き平均

ペルを必要な数だけ生成するように命じる。画面の右及 で下端においては、出力マルチプレックス371はそれ 自身で境界を描く、即ち、マルチプレックス371は画 面データが無くなるためそれを行うべきことを知ってい るのである。

【0452】ディスプレイパイプライン内の最後のプロ ックは8ビット-16ビット出力モード変換器372で ある。これは極く単純にフリップフロップ及びマルチプ レクサから成る。これは、出力PADそれ自身において 実現することが意図されている。これを行うことによ り、16ビットバスを引く代わりに単純に8ビットパス を引くことが可能になる。各々のピットは二つの出力パ

ッドに進む。 【0453】水平アップ・サンプラー

序文

本発明に依れば、水平アップ・サンプラー212はデコ ードされた画面をディスプレイラスターに適合するよう に拡大するためにアップ・サンプリング若しくは補間す

- る機能を行う。 【0454】本発明のアップ・サンプラー212は以下 の4つのモードで動作することが可能である。
 - 1) 1:1-出力は入力と同一
 - 2) 2:1
 - 3) 3:2
 - 4) 4:3

画面シミュレーションを幾つか行うとともに、考えられ る実現費用を考慮した後に、補間を行うために三タップ のフィルタを使用することが決定された。

【0455】このフィルタはフィルタは、フィルタ係数 の異なる細を用いて各連続した出力が生成されるという 意味で多層のフィルタである。位相の数は常にアップ・ サンプリング比の分子に等しい。このようにして、4: 3アップ・サンプラーは4つの位相を有し、各4番目の 出力サンプルが同一のフィルタ係数を用いて生成され

【0456】アップ・サンプラー212はそれが入力デ ータとして受け入れるより多くの出力データを生成する ため、新しい入力サンプルが各クロック周期毎に受け入 れられないことは明かである。事実、フィルタが新しい 入力を受け入れない位相の数はアップ・サンプリング比

- の分子と分母の差異に等しい。比の各々(1:1を除 く)においてこれは1である。従って、位相の回りの各 完全なサイケルにおいて、その位相の内の一つにおいて 新しい入力データが受け入れられない。この場合、デー タは前の位相のデータと同一である。フィルタ係数は、 しかしながら、前の位相の係数とは異なっている。
- 4:3アップ・サンプリング
- 4:3アップ・サンプリングにおいて、フィルタ係数は 表44に示されており、図88はフィルタの動作を示し

として形成される。

[0457]

[表44]

位相	C [0]	C [1]	C [2]
0	0	356	0
1	42	220	-6
2	128	128	0
3	1-6	220	12

表44 4:3フィルタ係数

新しい入力データは最終位相(位相3)が計算される前 10 はラインの最も後のペルのみであるからである。 に受け入れられることに注意すべきである。

3:2アップ・サンプリング

表45は3:2アップ・サンプリングを示しており、図 89はフィルタ動作を図示している。

[0458]

【表45】

位相	C [0]	C [1]	C [2]
0	0	256	0
1	68	194	-6
2	-6	194	68

表45. 3:2ファイル係数

2:1 アップ・サンプリング

同様に、 寿46は2:1アップ・サンプリングを示して おり、図90はそのフィルタリングを示している。

[0459]

【表46.	l		
位相	C [0]	C [1]	C [2]
0	0	256	0
1	0	128	128

売46.2:1フィルタ係数

位相1はフィルタ係数、128、128、0を有するも のとしても同様に記述することができることに注意すべ きである。これは、フィルタ係数が4:3アップ・サン プラーの位相2のためのフィルタ係数と同一になるとい う利占がある。これは、しかしながら、"最終の位相を 計算している間に新しい入力が受け入れられないとい う"規則が成り立たないという不利益がある。

暗界の効果

画面の端において、画面領域の外側にあるペルから形成 された出力ぺるを生成する必要が有る。この問題を回避 するために、エッジペルをピクセルごとに繰り返し、フ ィルタが画面のエッジであることを認識せずに動作可能 であることが必要である。

【0460】三タップフィルタの場合、本発明の場合の 如く、画像の左のちょうど1ペルと右の1ペルを繰り返 す必要が有る。(5タップのフィルタの場合左の2ペル と右の2ペルを必要とするはずである。) これは図91 に示されている。概念的には、従って、これを実動化し 50

た装置は一つの箱から形成されていると見なすことがで きる。

【0461】 DRAMインターフェースは常に16ペル 幅の倍数のデータを供給するため、画面が16ベル幅の 倍数でない場合にはこの構成は真に正しく動作しないこ とに注意すべきである。しかしながらこの問題が知られ ているけれども、我々はそれについては何もするつもり は無い。何れにしても、殆どの画面は16ペル幅の倍数 であり、また何れにしても境界効果により影響されるの

【0462】 このことは図92に示されている。

出力ペルの数

本発明において、アップ・サンプラーは、与えられた数 の入力ペルに対して定義された数の出力ペルを生成す る。このことは、パーサ状態マシンにとって、画面がラ スターに適合するためにアップ・サンプラーの出力にお いて幾つのペルが生成されるかを、よって、幾つのペル を切り落とす (または境界ペルを付加する) 必要が有る かを決定することを可能にするものであり、特に重要で 20 ある。

【0.4.6.3】 水平アップ・サンプラーからの最初の有効 な出力はアップ・サンプラーに入力される3番目のペル に応じて行われなければならない(これは三タップのフ ィルタであるから)。1ペルが繰り返されるため、これ は第2の実際のペルがアップ・サンプラーに入力された 時である。最後の有効な出力は、最後の(即ち、繰り返 された) 入力されたペルに応じて可能な出力サンプルの 全てが生成されたときに起きる必要がある。多相フィル タの最後の位相が最後から2番目の位相と同一の入力デ 30 ータを使用して計算されるため、このアップ・サンプラ ーに入る最後のペルが繰り返される結果、一つまたは2 つの出力ペルが生成される可能性がある。

【0464】もしこれが行われると、アップ・サンプラ -は"q"出力サンプルを生成する。

q = N (pDIVM) + (pREMM)

ただしN:Mアップ・サンプラーの場合に"p"入力サ ンプルに応じて。

【0465】例えば、4:3アップ・サンプラーの場合 40 に、表47を以下の様に書くことができる。

[0466]

【表47】

p (人力へル)	q (出力ペル)
1	1
2	2
3	4
4	5
5	6
6	8
****	T. 41.75 01

表47、4:3アップ・サンプラーの出力ペル数

位置信号

本発明においては、二つの信号がビデオデータとともに 転送される。それらはデータが出力ラスター内の適切な 位置に描かれることを出力マルチプレックスが確認する ことを可能化する。それらは:

·last_in_line

·field id

last in lineは1ペルの間アクティブであ り、そのペルがスキャンライン内の最後のペルであるこ とを報知する。

【0467】field idはデータがどのフィール ドに属するかを示す。"0"は空間的に上のフィールド を表し、"1"は空間的に下のフィールドを表す。この 対応関係は境界ライン等の前に成り立ち、デコードされ た画像に適用されることに注意すべきである。fiel d_idペルに対して状態が変化するのが早すぎ、即 ち、フィールドの最後から2番目と最後のペルの間で変 化する。これにより、フィールドの最後のペルが次のフ ィールドの最初のペルを待たずい判別可能になる。しか しながら、復号がなにかの理由で停止した場合には"次 20 のフィールド"が存在しないかも知れない。field _ i d信号は図93に示されている。

【0468】もし正しいフィールドインジケータが必要 なときには、それはfield_idを1ペルの間遅延 させることによって得ることができる。これらの信号は ディスプレイパイプライン全体においてデータに平行し てその動作を行うものであり、多数のフリップフロップ を節約することになるため、3つの信号(フィールド信 号の最後のペルを許すことになる)ではなく、二つの信 号を用いることが重要である。

多重化データ

位置信号が多重化データに適用される場合には、注意が 必要である。

【0469】データChy Cry の順に多重化されてい る。本発明において、3つのサンプル(C_b, C_i)同 じ時間に存在し、従って、分割不可能にみえる筈であ る。残りのパイト (v) は先行する (Cыv Cr) ペル と以降のCov Cr) ペルの間に位置する。その結果、 最後のライン内のバイトはC、と、内の何れかである。

するかもしれないことに注意すべきである。) もしライ ン内の最後のバイトがC。であれば、ラインの最初のバ イトが常にC。であるため、マルチプレックス信号に不 連続性が生じることになる:

(Cb Y1 Cr) (r) (Cb Y1 Cr) \ (Cb Y . C .) (Y) (C . Y . C .) 水平位置合わせ

アップ・サンプラーの入力において、3つの異なるチャ

ンネルが整列する保証はない。

平アップ・サンプラーと水平整列ブロックの間で"プロ トコル"が一致している必要がある。本発明によれば、 プロトコルは以下の様に実行される。

水平ブロックは要求に従って水平アップ・サンプラー にベルを供給する。一つのチャンネルに対してデータが 無くなったときには、水平ブロックはこのことをライン の最後のペルをマークする信号を使用してフィルタに報 知する。これはペルの繰り返しの場合にのみ起こる。

【0471】・水平アップ・サンプラーは一つのチャン 10 ネルから一度最後のペルが供給されると、現ラインにお いてはそのチャンネルから他のペルを要求しないことを 保証している。しかしながらフィルタは動作し続け、デ ータが無くなったことをフィルタが知るチャンネルから ペルを要求する直前まで他のチャンネルから必要なペル **を取り込む。フィルタは出力において生成し得る最後の** ペルをライン内の最後としてマークする。この時点で、 それ自身をリセットしてデータの次のラインのために準 備する。

【0472】・水平アップ・サンプラーが、データが既 に尽きたチャンネルに対してフィルタがデータを受け入 れることを見たとき、それはフィルタが次のラインの最 初のペルを求めていることを知る。この時点で、他の二 つのチャンネルの残りのベルは全て廃棄される。これら のチャンネルの各々に供給される次のペルがラインの最 初のペルとなる。

【0473】二つの別々のブロック(水平整列ブロック 及び水平アップ・サンプラーフィルタ)を考えることが 都合が良いけれども、動作の説明上は、この二つは一体 に実現されることが好ましい。

30 アップ・サンプリング比

アップ・サンプリング比は2ビットの2進数としてフィ ルタに供給される。フィルタが賢い方法で動作するため には、アップ・サンプリング比はフィールド時間毎に一 回アップ・サンプラー自身によってサンプルされること が必要である。次に、この比を供給する回路は次のフィ ールドに備えるためにその時のフィールドのどの時点に おいてもサンプリング比を自由に更新することが可能で ある。

【0474】この比は各フィールドの最初のペルが実際 (3:2のアップ・サンプリングはYペルを奇数個生成 40 に受け入れられるとともに(前のフィールドの最後のペ ルの後ではなく) サンプリンッグされねばならない。こ の方法によって、リット後(又は復号における何らかの 休止の後)の第1のフィールドが正確な比でアップ・サ ンプリングされる。

ビデオタイミング生成器

序文

この節は本発明によるビデオタイミング発生回路(VT G333) について記述している。VTGは、種々のア ナログビデオ同期信号を生成し、ディスプレイシステム 【0470】整列を行うために、本発明においては、水 50 の現在のラスター位置についての知識を保持することが その第1の役割である。これにより、VTGが、アクテ ィブビデオ、境界及びブランキングの信号源を出力用に 選択する出力マルチプレクサのための制御信号を提供す ることが可能になる。アナログ及びディジタル規格の両 方がサポートされており、また二つのフレームサイズ (PAL及びNTSC) 及び付随する同期の作用がセッ ト・アップの際に選択可能である。境界又は切り落とし 幅はVTGにハードウエア入力をロードするトークンの 中で指定される。

水平タイミング

水平タイミングパラメータが図94に図示されている。 これらは固定のもの (PAL又はNTSCのための) と 可変のもの(即ち、指定することが可能ないかなる境界 又は切り落としに関係するパラメータ) に分かれる。 【0475】表示されているビデオがインターレースさ れれている性質によって半ラインを基にした計数が必要 とされ、種々のタイミングがラインの各半分に対して別 々に示される。一つのラインは最初のプランキング期間 と、SAVトークンの挿入と、アクティブ期間と、EA Vトークンの挿入と、後端のブランキング期間によって 構成される。ブランキングラインの間、アクティブ領域 は境界及びデータの代わりに挿入されたプランク値を有 することになる。

【0476】ライン同期パルスは各ライン(HSYN C) の始めに現れる。ブランキングラインのあるものに おいては、二つの同期パルスが現れ、一つが最初の半ラ インの始めに、他方がその後に現れる。これらの幅はど ちらの垂直領域がアクティブであるか、即ちイコライゼ ーション(等化)又はセレーション(鋸波化) (フィー ルド同期)に依存している。

【0477】最初の水平プランキング期間において、ペ ルは切り落とし値(もし切り落としビットがセットされ ているとき) に応じて廃棄され、-120サイクルの固 定期間が先行するラインからRHS切り落としペルを廃 奪するために許されている。次に、現ラインのLHSペ ルが廃棄され、アクティブ領域の開始までベルが停止状 態とされる。ペルが廃棄されるデータストリームにおい てギャップが存在しないことが重要であり、そうでなけ れば歪が生じる。

ットされていなければ、境界しの期間の間境界値を挿入 し、画面幅のデータを挿入し、再び境界をアクティブ領 域の終端まで挿入することで境界が構成される。境界R 値を計算する必要がないことに注意すべきである。合計 の水平境界若しくは切り落とし幅はペル内で指定されて いる。サンプリングの整合性を維持するためにはLHS 境界/切り落とし値は2ペルの倍数でなければならな い。その結果として、クロックに関しては4の倍数でな ければならない。これはペルにおける元の合計境界値か ら再下位2ピットをマスクして除くことによって達成さ 50 り示され、関係する境界選択信号はそれぞれSB及びS

れる。例えば、指定された境界が91ペルであるとする と、左の境界は88サイクルの長さになり、画面幅は7 20-91) *2サイクルに成る。

【0479】出力(max)に到着するペルのストリー ムは加算され、32ペルのプロックを与える。この点を 考慮すると、サポートされるべきスケーリング計数と併 せて、一ラインについて受け取るべきペルの最大数は8 32となる。このことは最大切り落とし値は112ペル であり、LHS及びRHSにおいて112サイクルの切 10 り落としとなることを意味している。

垂直タイミンゲーPA L.

本発明によるPALに対する垂直タイミングパラメータ が図95に示されている。二つのフィールドは、やや異 たるタイミングを有するため別々に示されている。アナ ログパラメータは斜線の領域に示されており、各フィー ルドに対して同一であり、ディジタルパラメータは波形 によって示されている。簡単の為に、ゼロー境界の場合 が示されている。もしゼロ以外の垂直境界が指定されて いれば、境界が境界Tの期間挿入され、画面の高さのデ ータが挿入され、再び境界がアクティブ領域の終わり

(固定) まで挿入される。境界 T 及び画面高さは境界 L 及び画面幅 (水平タイミングおける) と類似した方法で 個々に計算される。また再び、上端の境界が2の倍数で なければならないため、初期の境界(境界T)は、今回 は半ラインに関して、4の倍数でなければならない。 【0480】MPEGはPALの場合は576ラインの ビデオを符号化する一方、アナログ規格は525のみを 規定してることに注意すべきである。この差異はフィー ルド毎に576半ラインを出力するためのデータを選択 30 する一方、必要な575ラインについてのみアナログブ ランキング信号を送出することによって調整される。 垂直タイミング一NTSC

次に、本発明によるNTSC垂直タイミングが図96に 図示されている。これは少し複雑ではあるけれども、P ALタイミングと原理は同様である。MPEGはNTS Cについては480ラインのビデオを符号化するけれど も、アナログ規格は483を指定している。このことは フレーム毎に境界の3ラインを挿入してギャップを埋め なければならない (フィールド毎に3つの半ライン) こ 【0478】しかしながら、もし切り落としビットがセ 40 とを意味している。加えて、判断による垂直ブランキン ゲインジケータ、V、はアクティブなビデオラインの前 にパディングとして追加の境界ラインが挿入されねばな らないという方法で指定される。前の節で述べたよう に、既に示されたラインに加えて、ゼロでない垂直境界 が挿入される。更に、垂直切り落としはどちらの規格に おいても許されないことに注意すべきである。

> 【0481】現在のところ、ディジタルブランク信号 V に関しては、種々の情報源から矛盾する情報が与えられ ているためいくらか不確実な点が有る。 V 及び V'によ

B' である二つの主タイミングの可能性がある。

VTG構造

本発明のビデオタイミング発生器は水平及び垂直タイミ ングの領域に対する別々のマシンから構成される。垂直 マシンは水平マシンに対して制御信号を提供し、一方後 者は、垂直カウンタに対して半ライン・インクリメント 信号を与える。

- VTGへの入力は:
- クロック及びリセット
- NTSCではなくPAL
- 切り落としインジケータを有する水平境界値
- 垂直境界值

出力は:

- ・水平、垂直及び複合の同期及びプランキング信号 s
- ・境界、ブランキング、データの選択信号
- 切り落としのための廢棄データビット
- SAV及びEAV挿入
- SAV及びEAVの構成のためのF及びV値
- SAV/EAV挿入のための2-ビットYUV位置力 ウンタ
- ・スタート・アップにおける画面の開始を示すための最 初のラインビット

同期信号を含めて出力はすべてマルチプレクサブロック に供給され、該同期信号はデータと同期を保つことが可 能である。

水平マシン

水平マシンは本質的には図94に示された如く種々のタ イミング点の到来を始出するハードウエアを有するカウ ンタである。カウントはゼロから半ライン長(これはP AL及びNTSCに対して異なる)に進み、各半ライン 30 毎に繰り返される。固定されたタイミング点の各々のた めにハード結線された比較器が存在し、これらは規格に 従って起動される。加えて、境界値(これはフィールド 毎に一度ポーリンされる)のためのレジスタ、画面幅を 決定するためのプランキング減算器、境界値からゼロま でカウントダウンする補助カウンタが存在する。この処 理は主たる半ラインの生成と平行して行われる。データ パスは10ビット幅であり、PAL及びNTSCの両方 を実現するためには15のハード結線された比較器が必 要とされる。この実施例の構造は図97において、およ 40 ハード結線比較器の設計 そのサイズとともに示されている。データパスは360 u×330uであると見積られる。

【0482】データパスに加えて、本発明のVTG内の 殆どの制御ロジックが水平マシンに関係する。これはお そらく100-200ゲートに達する。

- 水平マシンの入力は:
- クロック及びリセット
- ・水平境界値及び切り落としビット
- ・ライン、等化、又はフィールド同期インジケータ
- NTSCではなくPAL

- 垂直ブランク
- 垂直境界挿入
- 水平マシンからの出力は:
- 水平複合ブランク
- データ挿入
- 境界挿入
- ・ブランク値挿入
- 入力廃棄
- YUVカウントを有するSAV又はEAV挿入
- 10 · 水平同期
 - 複合同期
 - ・ラインのスタート
 - ・半ラインインクリメント

垂直マシン

垂直データパスは水平データパスと本質的に同一の構造 であるが、22のハードウエア比較器 (PALに対して 8、NTSCに対して14)を有する。主カウンタが各 半ライン毎にインクリメントし、各半ラインにおいて半 ラインを、また各フィールドにおいて半ラインを交互に

20 カウントする。これもまた10ビット幅である。

【0483】更に、テストのためには半ラインパルス入 力を他のより頻繁なクロックとた多重化すること好まし く、これによって垂直マシンを水平マシンとは独立し て、走らせることが可能である。推測したサイズ360

u×420 uである。 垂直マシへの入力は:

- クロック及びリセット
- NTSCではなくPAI
- 垂直境界值

・半ラインインクリメント 垂直マシンからの出力は:

- ・等化、フィールドまたはライン同期選択
- ・垂直ブランク (アナログ)
- 垂直同期
- ·SAV/EAV構成のためのF、V及びV'ビット
- 垂直境界插入 データ挿入
- プランク値挿入
- フレームの開始

本発明において、ハード結線された比較器の設計は、プ リチャージされるか又はプル・アップを有し、メモリ行 デコーダと同様の形で組織された直列のη型トランジス タ列に基づいでいる。一般的には、これらの比較器は評 価が与えられた面積において約8 uの高さである。

出力マルチプレックス

本発明の出力マルチプレックスは表示のためにデータを 互いに結合する役割を有している。これは、ディスプレ イパイプラインの先の部分から到達するデータをVTG

50 から得られたタイミング情報と結合する。

【0484】出力マルチプレックスの他の入力タスクは 2線式インターフェースを除くことである。出力マルチ プレックスまでの全てのパイプラインステージは2線式 インターフェースを有しており、実際に出力マルチプレ ックスの入力に到達するデータは常に到着するのが早す ぎ、acceptをローで受け取るため停止状態にな る。しかしながら装置の出力においては2線式インター フェースは無い。

【0485】上述の2線式インターフェースの除去を達 成するために、DRAMインターフェースが水平アップ 10 サンプラーの出力に到着するデータを停止させること がないようにデータの供給の動態を記憶しておくことが 必要である。基本的には、出力マルチプレックスがデー タのフィールドを出力するか否かの決定をフィールド単 位で行う。出力マルチプレックスは第1のアクティブ・ フィールドのラインの開始に近いある時点で決定を行 う。もしその入力において待ち状態の有効なデータが有 れば(即ち、in_acceptがローであるとき)、 次にそれはデータの出力を開始する。一方、もし、有効 なデータが無ければ(例えば、第1の画面がデコードさ 20 を形成する。 れる前であれば)画面全体に境界色を描く。

【0486】実際には、出力マルチプレックスはデータ が正確なフィールドに入力されることを確認しなければ ならないためこの操作はやや複雑である。即ち、表示が 開始する以前に正確なフィールドに属する有効な待ち状 熊のデータがなければならない。もしある時点でデータ が有効で無くなれば、或る時間において出力マルチプレ ックスがディスプレイに描画することができる有効なデ ータを有すると予想し、(これは実際には起きない)、 その後出力マルチプレックスは再び境界色の出力を行 い、この出力はフィールドの残りについで続けられる。

図98は本発明による画面ディスプレイの左右の境界色 の生成を示している。

境界の牛成

【0487】図示された如く、VTGは出力マルチプレ ックス内の境界色選択する信号をアサートすることによ って画面の左に境界領域を生成する。しかしながら画面 の右側においては、境界色は出力マルチプレックス自身 によって生成される。出力マルチプレックスはこれをデ ータが"無くなった"ことを認識し、境界色の画面の幅 40 の残りを示すことで実行する。

【0488】データが"無くなった" ことは二つの可能 な解釈が存在することを理解しなければならない。その 一つは水平アップ・サンプラーからの出力データが有効 でないことである。しかしながら、これはここで意味さ れていることではない。この場合には、last_in 1 i n e 信号によってラインの最後であるとしてマー クされるペルが出力ストリームに含められた後のデータ が無くなったことである。図99は画面の切り落としが 起きた場合に等価な動作を示している。

【0489】図示された如く、VTGは出力マルチプレ ックスに入力ペルを廃棄するように指令する信号をアサ ートすることにより出力マルチプレックスに画面の左の ペルを切り蒸とすことを通知する。これが一度発生する と、VTGは出力マルチプレックスが残りのベルの出力 を開始すべきであることを涌知する。アクティブ・ライ ンの終わり(即ち、720ペル後)において、VTGは 信号のアサートを止め、出力マルチプレックスはその入 力におけるデータ内の残りのペルを全て廃棄する。一般 に、VTGが切り落としが行われるべきであることを示 す時間とアクティブ・ラインの開始の時間との間には間 隙(時間の)が存在することに注意すべきである。これ はVTCの設計を顕著に簡略化する。出力マルチプレッ クスは切り落とし信号がアサートされたときにペルを廃 棄し、アクティブ・ライン期間の開始まで待機する。

出力マルチプレックスは種々のデータ源の多重化を制御 してCCIR601の8ビット多重化データストリーム

出力マルチプレックス

【0490】タイミング(即ち、何がいつ多重化される か) は主としてVTGによって制御される。 出力マル チプレックスはより高位の問題を処理する。例えば、復 号の開始時に、表示すべき画面が無い場合には、出力マ ルチプレックスは画面全体に境界色を描画する。その結 果、最初にデコードされた画面が水平アップ・サンプラ の出力に到着する。一般的に、これは都合よくフィール ドの開始においては起きない。出力マルチプレックスは フィールド時間毎に一度"表示可能な有効なデータが存 30 在するか"問い合わせる。もし存在していなければ、次 のフィールドが発生するまで待機する(その間の時間に 発生した有効なデータ次のフィールドの開始まで待たね ばならない。)

出力マルチプレックスはまた、SDRAMインターフェ ースから到着するデータの正確なフィールドがPAL又 はNTSCラスターの正確なフィールドに描画されるこ とを確認する。

【0491】これに加えて、データを扱うために、出力 マルチプレックスはピンに出力するための正確な同期及 びブランキング信号を選択する。これにより複合エンコ ーダ、DAC、等の幅広い装置への容易な接続が可能に なる。出力マルチプレックスのためのレジスタが表48 に示されている。出力マルチプレックスの制御のための ビットは表49に図示されている。

【0492】出力マルチプレックスに連結したMPIレ ジスタの4つのパイトが有る。

[0493]

【表48】

レジスタ名	#1X /Dir	リセット状態	記述
border_cb	8	0 x C 0	境界色のCb成分
border_r	8	0x80	境界色のY成分
border cr	8	0x40	境界色のCr成分
atall	8	₩¤	

outnux_ctriL 8 表48. Outnux レジスタ

[0494]

* *【表49】

レジスタ名	ピット	リセット状態	記 述
hs/cs	0	0	水平同期が hesyeピンに存在すべきか複合同
			期が hcsycピンに存在すべきかを制御。 O は
	1		複合同期を選択
	<u> </u>		1は水平同期を選択
hosync_ah	1	0	hesyneピンのパリティを制御。
	1		Oは active low を選択
	<u> </u>		1は active highを選択
vsyncah	2	0	vsyac ピンのパリティを制御。
	1		Oは active low を選択
			1は active highを選択
cblank_ah	3	0	cblankピンのパリティを制御。
	I		Oは active low を選択
			1は active highを選択
blanking801	4	0	プランキング中に出力される輝度データの値
	l		を制御
			0は値ゼロを選択
	l		1は値0x10(16)を選択
	l		ССІR601データに対してはこのピンは
	1		1にセットされねばならない。
enbl_sav_eav	5	0	出力ストリームにおけるSAV及びEAV制
	l		御語の生成を制御。
	1		OはSAV及びEAVを抑制する。この場合
	l		ブランキング値はSAV及びEAVが生成さ
	l		れていたであろう時間に出力される。
	l		1はSAV及びEAVを可能化させる。SA
	1		V及びEAVの間を除いて値ゼロが出力に現
			れることを防止するためにプランキング60
	i		1もまた1に設定されねばならないことに注
	l		意すべきである。
			CCIR6D1データに対してはこのピンは
			1に設定されねばならない。
blank screen	6	0	1に設定されたとき、このビットは境界色を
	1		スクリーン全体に描画させ、それによってス
	1	1	クリーンがブランクとされる。復号は通常と
	ł		同様に続けられるけれども、デコードされた
	1		画面は見えなくされることに注意すべきであ
			5.
vblank	7	_	これは読み出し専用ビット (このビットに書
			き込まれたデータは無視される)。これは垂
	1		直プランキングを示す。

表49 Outnux_Ctrlからのピット

a. このビットの設定に拘らず、プランキングの間色デ 128) になる。

ータ (Cb及びCrの両方) は0x80 (10進表示で 50 【0495】ビデオデコーダの仕様及びその特徴

```
これまでに述べた詳細な説明に加えて、発明を実施する * 下の開示内容が提供されている。
のに適当なビデオデコーダの好ましい実施例に関して以*
         MPEG-2MP@ML ・2/3及び1/1プルダウン
         ・単一の16MビットSDRAM・ビデオスケーリング
         ・高解像度MPEG-1・SRAMを含むパワー= 2、5W
         αビジョン互換

    自已構成

         ・自動エラー封じ込め
                      小ボード面積
         ・チャンネル変更サポート ・OuietPad™ 出力
                       ・オン・チップビデオタイミング発生器
         タイム・スタンプ管理
本発明は高集積の、使用が容易がMPEG-2ビデオデ 10 MPI信号....
コーダを含んでいる。それはMPEG-2のメイン・プ
                            M P I の電気的仕様.....
ロファイルの要求の全てをメインレベルで完全にサポー
                            割り込み....
                            ページ・レジスタ、、、、、
トしている。
【0496】本発明のシステムはまた自己構成型(単一
                            SDRAMインターフェース信号、、、、、
のピンでPAL及びNTSC動作の間の選択が行われ
                             SDRAMの構成....
                            非ITAGシステムでのJTAGピンの接続.....
る) であり、多くのアプリケーションにおいて外部のソ
フトウエアのサポート無しでスタートアップ及びビデオ
                            ザポートされる命令....
の復号の維持が可能である。エラー封じ込め及び復旧は
                            特件....
                             IEEE1149, 1準拠のレベル....
完全に自動的である。より要求の多いアプリケーシンの
場合は外部のマイクロプロセッサ上で走るソフトウエア 20 スタートコード検出器レジスタ....
                             スタートコードの検出、...
によって制御されるアドバンスト機能を用いることがで
                             discard all機能....
                             flag picture-end機能....
【0497】本発明はそれ自身のマイクロコードをオン
                             start code search機能.....
チップROMに格納しており、これにより復号が開始
                             SCDの例ーチャンネル変更
可能になる前に外部ROMやダウンロードしたマイクロ
コードを使用する必要を無くしている。図100参照。
                            パーサレジスタ.....
以下に述べた本発明のシステムのより詳細な説明は、系
                            エラーコード....
                             ユーザーデータの扱い
統化、明解性及び説明上の便宜のために以下に記述され
                            システム編成、、、、、
る表類に従って記述されている。
                          30 信号及びレジスタ....
信号....
レジスタマップ....
                            雷気的仕様。....
                             コード化データ・インターフェース....
電源....
ロジック・レベル
                             ビデオ出力インターフェース....
クロック信号....
                             マイクロプロセッサ・インターフェース.....
リセット信号....
                             同期DRAMインターフェース....
コード化データ・インターフェース信号、、、、、
                             ITAGインターフェース....
マイクロプロセッサ・インターフェースを介したデータ
                             スタートコード検出器。....
の供給....
                             ビデオ・パーサ....
                             タイムスタンプ管理....
入力モードの切り換え....
                          40 アドレス発生器の構成....
コード化データ受け入れの速度.....
コード化データ・インターフェース・タイミング
                             機械的情報
                             この節は本発明によって使用されている全ての信号(ピ
                             ン) のリストを含んでおり、またマイクロプロセッサ・
CDクロック....
ビデオ出力信号....
                            インターフェースを介して使用可能な全てのレジスタの
ビデオ出力制御レジスタ.....
                             リストを含んでいる。(表50及び51参照)
境界、スケーリングおよび切り落とし....
                            [0498]
ビデオ出力制御レジスタ....
                             【表50】
ビデオ信号タイミング、、、、、
```

103		信 号	
信号名	1/0	ピン番号	记述
CDCLOCK	1	137	コード化データインター
			フェース。システムにコ
			ード化データ又はトーク
			ンを供給するために使用
			される。
CD [7:0]	1	133, 132, 130, 129, 128, 127, 125, 124	
CDEXTN	1	134	
CDVALID	1	123	
CCDACCEPT	1	122	ļ
EMODE	1	135	
ME [1:0]	1	99, 98	マイクロプロセッサ・イ
MR/W	1	97	ンターフェース (MPI)
MA [5:0]	1	107, 106, 104, 103, 102, 101	
MD [7:0]	0	119, 118, 117, 116, 114, 113, 112, 111	i
TRQ	0	96	
DD [15:0]	I/o	36, 35, 33, 32, 30, 29, 27, 26, 21, 20,	
		18, 17, 15, 14, 12, 1 1	SDRAM(v)-7:-2
DA [10.0]	0	152, 153, 143, 144, 146, 146, 149,	
		150, 159, 159, 158, 156, 153	
BS		0	
DCKE	0	39	
DCLKOUT	0	38	
DCLKIN	1	23	
DWE	0	9	
DCAS	0	8	
DRAS	0	6	
DSC [1:0]	0	3, 2	
у [7:0]	0	52, 53, 54, 55, 57, 58, 59, 60	ピゲオ部カインターフェース
C [7:0]	0	42, 43, 44, 45, 47, 48, 49, 50	
HCSYNC	0	62	1
VSYNC	0	63]
YE	0	64]
CB/CR	0	65	

	100		100
V16/8	I	67	
NTSC/PAL	I	68	
CBLANK	0_	69	
VTGRESET	I	70	
TCK	I	74	JTAGポート.
TDI	1	73	
TDO	0	72	
TMS	I	75	
TRST	I	79	
SYSCLOCK	I	139	
RESET	I	138	
TIMERSET	I	82	
VCC	Ι-	1, 7, 13, 19, 25, 31, 37, 142, 148, 154	
1	1	, 160	
VDD .	-	46, 56, 76, 86, 95, 105, 115, 126, 136	
VDD	-	4, 10, 16, 22, 28, 34, 40, 41, 51, 61, 71,	
		80, 81, 91, 100, 110, 120, 121, 131, 140	[
		, 145, 151, 157	

表50. 信号

[0499]

* *【表51】

		T	T 12011
信号名	1/0	ピン番号	龙 站
TPHOISH	I	87	
TPH11SH	1	88	
TSTRSTCTRL	1	77	
TLOOP	1	78	通常の動作の間GND 又はVDD に接続
PLLSELECT	1	83	もしPLISELECT - Oであれば、オンチップ位相ロック・ループは機能抑止される。通常動作のためにはPLISELECT - 1にセットする。
PLLOCK	0	84	
TDCLK	I	85	

表51. テスト信号

レジスタ・マップ

本発明のレジスタ・マップは領域に分割されている。始めの32の位置はシステムの通常動作のために要求される。アドレスの5ピットのみが存在する。

【0500】次の32の位置のセットは非省略時SDR 【0501 AMメモリー・マップを準備するために要求されるアド 40 【表52】

レス生成回路における位置である。レジスタ・マップの

残りはテスト及び診断のためにのみ用いられるレジスタである。これらはアドレス発生器レジスタの代わりにページ・インされ得る。表52は本発明のレジスタ・マッ

プを示している。 【0501】

アドレス (16進)	割り込みサービス	参照
0×00-0×03	割り込みサービス	
0x04-0x05	入力回路	
0x06-0x07	スタートコード検出器	
0x080x0a	タイムスタンプ挿入	
0x0b0x0f	(未使用)	
0x10-0x17	パーサ	
0x180x1c	出力制御	
0 x 1 d	PLL制御	
0 x 1 e	DRAMPAD駆動強度	表3-4
0 x 1 f	page_select *a ページング化レジスタアクセス	23 3
0 x 20 ··· 0 x 3 f	ページング化レジスタブラモス	

表52. 本発明のレジスタ・マップの機観

*a 通常の動作においては、page_select *【0502】表53はページ選択レジスタを示していは値ゼロを保持しなければならない。この場合には、位 る。

置0x20...0x3fがアドレス生成使用者レジス 【0503】

タを含むことになる。

【表53】 選択されたレジスタ 参 照 ページ選択 Addrgen 使用者コンフィギュレーションレジスタ 表3-5 0 組み込み自己テスト及びIDCTテストレジスタ 表3-11 表3-12 IH_plusテストレジスタ及びS CDテストレジスタ 表3-13 2 表3-14 表3-15 パーサテストレジスタ 3 フィールド/フレームレジスタ 表3-16 4 表3-17 5 ROR テストレジスタ 表3-17 付加 BOBテストレジスタ 表3-18 Addrgen テストレジスタ 7 表3-19 DRAM I Fテストレジスタ

表53、ページ選択レジスタ

表54は割り込みサービス領域を示している。 【0504】 ※【表54】

参照ページ アドレス (16進) ピット番号 レジスタ名 チップ・イベント(chip _event) 0 x 0 0 7 エンド・サーチイ・ベント (end_search_event) 5 非認識スタート・イベント (unrecognized_start_event) フラグ・ピクチャエンド・イベント 4 (fiag_picture_end_event) 3 パーサ・イベント(parser event) 2 1 O

1	69		170
アドレス (16進)	ビット番号	レジスタ名	参照ページ
0 x 0 1	7	チップ・マスク(chipmask)	
	6	エンド・サーチ・マスク	
		(end_search_mask)	
	5	非認識スタート・マスク	
		(unrecognized_start_mask)	
	4	フラグ・ピクチャエンド・マスク	
		(flag_picture_end_mask)	
	3	バーサ・マスク(parser_mask)	
	2		
	1		
	0		<u> </u>
0x02	7	idct過少イベント	
		(idct_too_fev_event)	
	6	idct過多イベント	
		(idct_too_many_event)	
	5		
	4		
	3		
	2		
	1		
	0	ウォッチドッグ・イベント	
		(vatchdog_event)	
0x03	7	idct過少マスク	
		(idct_too_fev_mask)	
	6	idct過多マスク	
		(idct_too_many_mask)	
	5		
	4		
	3		
	2		
	1		
	0	ウォッチドッグ・マスク	
		(watchdog_sask)	

表54、割り込みサービス領域

表 5 5 は本発明の入力回路レジスタを示している。 【 0 5 0 5 】 40*【表55】

アドレス (16進)	ピット番号	レジスタ名	参照ページ
0x04	7	coded_busy	
0	6	enable_n p i_input	
	5	coded_exta	
	4:0	(未使用)	
0 x 0 5	7:0	coded_data	

表55. 入力回路レジスタ

表56は本発明のスタートコード検出器を示している

50

【表56】

172 171 レジスタ・ブドレス (16進) ピット番号 レジスタ名 参照ページ 0x06 7 scdp_access 6 (未使用) discard_extension discard_user 4 after_search_stop flag_picture_end 1 after_picture_stop O after_picture_discard 0 x 0 7 7:3 (未使用) 2 discard all 1:0 start_code_search

表56、スタートコード検出器レジスタ

本発明によれば、表57はタイムスタンプ挿入レジスタ * 【0507】 を示している。 * 【表57】

アドレス (16進)	ピット番号	レジスタ名	参照ページ
0x08	7:0	ts_high	
0 x 0 9	7:0	ts_lov	
0 x 0 a	7	vs_valid	
	6	ts_vaiting	
	5:0	(未使用)	

表 57、タイムスタンプ挿入レジスタ

同様に、表58はビデオパーサレジスタを示している。 ※【表58】

[0508]

		*	
7ドレス (16進)	ピット番号	レジスタ名	参照ページ
0 x 1 0	7:0	parser_ctrl 0 (実際にはレジス	
		タ・ファイル位置ーピットTBD)	
0 x 1 1	7:0	parser_ctrl 1 (実際にはレジス	1
		タ・ファイル位置-ビットTBD)	
0 x 1 2	7:0	parser_error _code (実際には	
		MSMの一定フィール)	1
0 x 1 3	7	parser_access	1
	6:0	reg_keyhole_addr	
0 x 1 4	7:0	reg_keyhold_data	l
0×15	7:0	(未使用)	
0×16	7:0	user_keyhold_addr	
0 x 1 7	7:0	user_keyhold_data	

去58、ビデオ・パーサレジスタ

出力制御レジスタは表59に示されている。 【0509】 【表59】

1/3			1/4
アドレス (16進)	ピット番号	レジスタ名	参照ページ
0 x 1 8	7:0	bordercb	
0 x 1 9	7:0	border_y	
0 x 1 a	7:0	border_cr	
0 x 1 b	7	vblank	
	6	blank_screen	
	5	enbl_s a v_eav	
	4	blanking 6 0 1	
	3	eblank_ah	
1	2	vsyn_ah	
	1	hcsync_ah	
		hs_not_cs	
0 x 1 c	7:2	(未使用)	
	1 : 0 vert	ical upsample control	
表59	9. 出力制御1	ンジスタ	

テストレジスタ

* [0510]

完全なレジスタ・マップ表60から表69に示されてい

【表60】

る。

	*		
アドレス (16進)	ピット番号	レジスタ名	参照ページ
P1+00		test_node	
P1+01P1+03		(未使用)	
P1+04		misr_mask	
P1+05		(未使用)	
P1+06		misr [1]	
P1+07		misr [O]	
P1+08		psrg_bit_select	
P1+09		psrg_constant	
P1+0aP1+0c		(未使用)	
P1+0d		psrg [2]	
P1+0e		psrg [1]	
P1+0f		psrg [0]	
Str. C. AD.	****		

表60 組み込み自己テストレジスタ

[0511]

※ ※ 【表61】

アドレス (16進)	ピット番号	レジスタ名	参照ページ
P1+10		idct_clkgen	
P1+11		(未使用)	
P1+12		snp_idet [1]	
P1+13		snp_idct [0]	T
P1+14P1+17		未使用	
P1+18		snp_tram [7]	
P1+19		snp_tram [6]	
P1+1a		snp_tram [5]	
P1+1b		snp_tran [4]	i
P1+1c		snp_tram [3]	1
P1+1d		snp tran [2]	
P1+1e		sap_tram [1]	
P1+1f		sup_tram [0]	
表61	IDCTF	h14574	

		(89)	料
175			176
アドレス (16進)	ピット番号	レジスタ名	参照ベージ
P2+00		i m p_cikgen	
P2+01		(未使用)	
P2+02		snp-iquant [1]	
P2+03		snp_iquant [0]	
P2+04		(未使用)	
P2+05		snp_imode [1]	
P2+06		snp_inode [1]	
P2+07		snp_imode [0]	l
P2+08		snp_iquant_ram (3)	
P2+09		snp_iquant_ran [2]	
P2+0a		snp_iquant_ram [1]	
P2+0b		snp_iquant_ran [O]	
P2+0c		iquant_keyhole_data	
P2+0d		iquant_keyhole_addr	
P2+0eP2+0f		(未使用)	
P2+10		snp_izz_ram[3]	
P2+11		snp_izz_ram [2]	
P2+12		snp_izz_ram [1]	
P2+13		snp_122_ram [0]	
P2+04		izz_keyhole_data	
P2+15		i z z_keyhole_addr	
P2+16P2+17		(李徳田)	

 P2+16…P2+17
 (未使用)

 表62. IN_plusテストレジスタ

[0513] * *【表63】

アドレス (16進)	ピット番号	レジスタ名	参照ページ
P2+18		scd_clkgen	
P2+19	1.	(未使用)	
P2+1a	T	snp_incret [1]	
P2+1b		snp_ineret [0]	
P2+1c		snp_cdbin[1]	
P2+1d		snp_cdbin[0]	
P2+1eP2+1f		(未使用)	

表63 SCDテストレジスタ

【表64】 [0514]

177			178
アドレス (16進)	ピット番号	レジスタ名	参照ページ
P3+00		parser_clkgen	
P3+01P3+02		(未使用)	
P3+03		snp_cdbout [4]	
P3+04		snp_cdbout [3]	
P3+05		snp_cdbout [2]	
P3+06		snp_cdbout [1]	
P3+07		snp_cdbout [0]	
P3+08		(未使用)	
P3+09		snp_aluin [2]	
P3+0a		snp_aluin[1]	
P3+0b		snp_aluin [O]	
P3+0:P3+0f		(未使用)	
P3+10	7	usu _access	
	6:0	(未使用)	
P3+11	7:3	(未使用)	
	2	mssr_intr_status	
	1	mssr_ss_monitor	
	0	mssr_ss_select	
P3+12	7:4	(未使用)	
	3:0	msm_DC	
P3+13	7:0		
P3+14	7:4	(未使用)	
	3:0	msm_call_return	
P3+15	7:0		
P3+16	7:4	(未使用)	
	3:0	asm_intr_return	
P3+17	7:0		
P3+18		snp_user_ran [7]	
P3+19		snp_user_ram [6]	
P3+1a		snp_user_ran [5]	
P3+1b		snp_user_ram [4]	
P3+1c		snp_user_ram [4]	
P3+1d		snp_user_ram [2]	
P3+1e		snp_user_ram [1]	
P3+1 f		snp_user_ram [0]	
	# C A .	45-11-25-2	

表64. パーサテストレジスタ

[0515]

179			
アドレス (16進)	ビット番号	レジスタ名	参照ページ
P4+00		ff_clkgen	1
P4+01		(未使用)	
P4+02		sap_fid_fra [1]	
P4+03		sap_fld_fm [0]	
P4+04		snp_padder_data [1]	
P4+05		snp_padder_data[0]	
P4+06		snp_padder_pf [1]	
P4+07		s n p_padder-pf [O]	
P4+08		snp_pf_naster [3]	
	1	(sapsel [3])	1
P4+09		s n p_pf_master [2]	
		(snpsel [2])	
P4+0a		snp_pf_master [1]	
		(snpsel [1])	
P4+0b		s np_pf_master [0]	
		(snpsel [O])	
P4+0c		snp_pf_slave [3]	
	1	(snpsel [7])	
P4+0d		snp_pf_slave [2]	
		(snpsel [6])	
P4+0e		snp_pf_slave [1]	1
		(snpsel [5])	
P4+0f		snp_pf_stave [0]	1
		(snpsel [4])	<u> </u>
P4+10	l	(未使用)	
P4+11	ļ	snp_pf_pipe [2]	
		(snpsel [10])	
P4+12	i	snp_pf_pipe [1]	
		(snpsel [9])	
P4+13		snp_pf_pipe [0]	1
		(snpsel [8])	
P4+14		ff_keyhol e_data	
P4+15	L	ff_keyhole_addr	-
P4+16		snp_dec_data [1]	<u> </u>
P4+17		snp_dec_data [0]	
P4+18		snp_ff_ram {7}	
P4+19		snp_ff_ram [6]	
P4+1a	1	snp_ff_ram [5]	
P4+1b		snp_ff_ram [4]	
P4+1c		snp_ff_ram [3]	↓
P4+1d		snp_ff_ram [2]	
P4+1e		snp_ff_ram [1]	
P4+1(snp_ff_ram [0]	1

snp_ff_ram [0] 表65. フィールド/フレームテストレジスタ

【表66】 [0516]

		(34)	
181			1
アドレス (16進)	ピット 番号		参照ページ
P5+00		b o b_clkgen	
P5+01		(未使用)	
P5+02		snp_vup_cb [1]	
P5+03		snp_vup_cb[0]	
P5+04		sap_vup_cr [1]	
P5+05		sup_vup_cr [0]	
P5+06		sap_hup_y [1]	
P5+07		snp_hup_y [0]	
P5+08		snp_hup_cb [1]	
P5+09		sup_hup_cb [0]	
P5+0a		sup_hup_cr [1]	
P5+0b		snp_hup_cr [0]	
P5+0c		(未使用)	
P5+0d		snp_outnux [2]	
P5+0e		snp outnux [1]	
P5+0f		snp_outmux [0]	
P5+10		(未使用)	
P5+11		sup vtg [2]	
P5+12		snp_vtg [1]	
P5+13		snp_vtg [O]	
P5+14		snp_outiface [1]	
P5+15		snp_outiface[0]	
P5+16 P5+11		(未使用)	
P6+00 P6+07		s n p_vupram_cb 1 [7:0]	
	1	(bobupran)	
P5+08 P6+09		s n p_vupran_cb O [7:0]	
P6+10 P6+17		snp_vupram_cr1[7:0]	
D6410 B6416	_	0 11 p CI 1 [11.0]	

s n p_vupram_cr O [7:0] 表66. BOB テストレジスタ

P6+18 --- P6+1f

[0517]

* *【表67】

アドレス (16進)	ピット番号	レジスタ名	参照ページ
P7+0		addrgen_clkgen	
P7+1		0.000	
		20000000	+

表67. Addrgen テスト・レジスタ

[0518]

※ ※【表68】

アドレス (16進)	ピット番号	レジスタ名	参照ページ	
P8+0		dran_c1kgen		
表68 DRAMIEデスト・レジスタ				

[0519]

【表69】

183 テスト・レジスタ位置のまとめ

	THEFT		
アドレス (16進)	データビット	レジスタ名	位置
P2+1: P2+1b	10	sap_incret [1:0]	チップの入力
			(入力回路の前)
P2+1c P2+1c	10	snp_cdbin[1:0]	cdbinの入力
P3+03 P3+07	33	snp_edbin [4:0]	cdboutの入力
P3+09 P3+0b	19	snp_aluin [2:0]	MSM内のALUの入力
P2+05 P2+07	19	snp_imode [2:0]	逆モデラーの入力
P2+02 P2+03	13	snp_iquant [1:0]	逆量子化器の人力
P1+12 P1+13	13	snp_idet [1:0]	IDCTの入力
P4+02 P4+03	10	snp_fid_fra [1:0]	フィールドーフレームの入力
P4+04 P4+05	10	s n p_padder_data[1:0]	pfadderの変換
			データ入力
P4+86 P4+87	8	sap_padder_pf [1:0]	pfadderの予測
			フィルタデータ入力
P4+08 P4+0b	23	s n ppaddermaster[3:0]	predfito
			マスター入力・
P4+0:P4+01	23	s n p_padder_master[8:0]	predfltのスレーイ入力
P4+11 P4+13		snp_pf_plpe [2:0]	predfltの半ば
P4+16 P4+17	8	ssp_dec_data [1:0]	予測加算器の出力
P5+02 P5+03	10	snp_vup_cb [1:0]	クロマ・アップ・サンプル
			Cbの入力
CaP5+04 P5+05		snp_vup_er [1:0]	クロマ・アップ・サンプル
			入Crの力
P5+06 P5+07	12	snp_hup_y [1:0]	水平アップ・サンプルッの
			入力
P5+08 P5+09	10	sap_hup_cb [1:0]	水平アップサンプルCbの
			入力
P5+0a P5+0b	10	sap_hup_cr [1:0]	水平アップ・サンプルCェ
			の入力
P5+8dP5+01	10+11g36	vtg snp_outsux [2:0]	outaux の入力
	0ス}ローブ		
P5+11 P5+13		sap_vtg_ [2:0]	VTGへの全制御入力
P5+14 P5+15	13	sap_outiface [1:0]	8から16変換器の直前、
			ピンのための再がパグ

表69 スノーパ・レジスタ

*めに、3.3 V電源もまた提供されている。

本発明は本質的には単一の5V電源からの電力で動作す る。しかしながら同期DRAMとの単純な接続を行うた* 【表70】

電源供給

[0520]

記号	パラメータ	最小	最大	単位
VDD	接地に対する公称5Vの供給電圧	-0.5	6.5	V
VCC	接地に対する公称3Vの供給電圧	-0.5	6.5	V
Vin	SDRAMインターフェースピン を除く全てのピンへの入力電圧		VDD +a.6	V
Vinedram	全てのSDRAMインターフュースヒンへの 入力電圧	接地-0.5	VCC +0.5	
TA	動作温度	-40	+ 85	۳.
Ts	保存温度	-55	+160	υ

表7 ① 推想什樣定格*

a D [15:0], DA [11:0], DCKE, D% %CLKOUT, CDLK IN, \overline{DWE} , \overline{DCAS} , \overline{DRAS} , \overline{DCS} [1:0] &FTDCLK

b ここで一覧表示された値以上の電圧を加えると装置 の永久的な損傷が起きる可能性がある。これは電圧の定 格を示すのみであり、これらの条件、またはこの明細書 【0521】 の動作についての節に示された以上の他の条件での装置 50 【表71】

の機能的動作は含まれない。絶対最大定格条件下に長時 間おくことは信頼性に影響が有り得る。

記号	1553-9	最 小	最大	単位
記号 VDD	接地に対する公称5V供給電圧	4, 75	5. 25	v
VCC	接地に対する公称3.3 V供給電圧	3, 00	3. 60	V
GND	接地	0	0	V
T	動作温度	0	70	٠٥٠
Lnn	RMS電力供給電流			m A

表71, DC動作条件

ロジック・レベル

* て使用される。3 V L V T T L レベルが S D R A M イ 本発明によれば3つの異なる信号インターフェースタイ ンターフェースにより使用される。

プが実現されている。標準の (5 V) TTLレベルがマ 10 TTL (5 V) レベル

イクロプロセッッサ・インターフェースにより使用され [0522] る。加えて、5V CMOSレベルがコード化データイ

ンターフェース及びビデオ出力インターフェースによっ*

【表72】

記号	パラメータ	最小	最大	単位
v	入力論理"1"の電圧	2. 0	VDD +0.5	V.
V _{IL}	入力論理 "0" の電圧	接地-0.5	0.8	v
VoL	出力論理 "0" の電圧		0. 4	V.
Voloc	開放コレクタ出力論理" 0" 電圧		0. 4	V.
V _{or}	出力論理"1"電圧	2. 4		v
I o	出力電流	±100		μAC
I coc	開放コレクタ出力電流	4. 0	8. 0	μΑ
I oz	出力オフ状態凝洩電流		±20	μA
IIN	入力減減電流		±10	μA
CIN	入力容量		5	pF
Cour	出力/IO容量		5	pF

表72. TTL (5V) DC特性

- a 交流入力パラメータは1.4 V測定レベルで測定さ ※ CMOS (5V) レベル れた。
- b I o ≦ I oocmin o
- c これはインターフェースの定常状態駆動能力であ り、遷移状態の電流はより大である。
- d 信号が送出された (アサートされた) とき開放コレ
- クタ I R Q出力は 1 0 0 Ωまたはそれ以下のインピーダ

ソスでプルダウンする

CMOS入力に対してはVIHmin はVDDのおよそ 70%であり、V:Lmax はVDDのおよそ30%で ある。表73に示された値はVIH及びVILのそれら

30 の動作の極限に対する値である。

[0523]

【表73】

已号	パラメータ	最小	最大	単位
Villedren	入力論理"1"電圧	3. 68	VDD +0.5	V
VILenes	入力論理"0"電圧	接地-0.5	1. 43	V
V DHemes	出力論理"1"電圧	V _{DD} -0.1		V.
Divise		Vpp-0.4		_ V 1
Volemen	出力論理"0"電圧		0, 1	_v.
· OLUMBI	127.5		0.4	V.
I (Name)	入力漏洩電流		±10	μ.
Cincae	入力容量		5	p
Courness	出力/IO容量		5	p

表73. CMOS (5V) DC特性

 $a \quad i_{\,\, \bullet \, h} \quad \, \leq \quad 1 \, m \, A$ Ь Іан ≤ 4 m A c I or ≤ 1 m A d Ior ≤ b S m A LVTTL (3.3V) レベル

[0524] 【表74】

187

47 10	パラメータ	最 小	最大	単位
記号	入力論理"1"電圧		VCC +0.5	Va
VIHAGETAR	入力論理 1 電圧	接地-0.5	0. 8	v
VILenes	出力論理"0"電圧	10.0		V
Volution	出力論理"1"電圧			V
Vonteran		1±100		μА
Interes	出力電流 出力オフ状態漏洩電流	1-100	±20	μА
Iozidram	入力漏洩電流	-	±10	μA
INAGEAR		+	5	pF
CINCER	入力容量	+	5	pF

Coutiaram 出力/10容量 表74. LVTTL (3. 3V) DC特性

- a 交流入力パラメータはV測定レベルで測定された。
- b これはインターフェースの定常状態駆動能力であ
- り、遷移状態の電流はずっと大である。

クロック信号

本発明は殆ど全てのオン・チップ機能のために一つのク ロック (SYSCLOCK) を使用している。このクロ ックはビデオ出力回路によって使用されるため、VTG (ビデオ タイミング発生器) が正確な速度で画面を生 前提とされている。

【0525】本発明にコード化データを調和させるため に第2のクロック (CDCLOCK) を用いても良い。 このクロックはSYSCLOCKに同期され、これによ* *って27MHzクロックで動作しない回路(おそらく、 ディスク又はネットワーク・インターフェース回路から 導出されるクロック) からデータをこの装置に転送する

ことが可能になる。

【0526】内部的には、本発明は位相ロックド・ルー プ(PLL)を用いてSDRAMインターフェースを駆 動するための高速クロックを導出している。このクロッ クはSDRAMにDCLKOUTとして出力される。均 成するために27MHzのクロックが使用されることが20 等なマーク・スペース比を導出するためにオン・チップ PLLが使用されている。SYSCLOCKのための要 件が図101に示されている。

1) RESET

VTGRESET

TIMERESET

[0527] 【表75】

番号	- Sta	特 性	271	27MHz		ttr	備考
	1 14		最小	最大	単		-
1	クロック期間	1	37		n s		
2	クロック・バ	イの期間	10		ns		
3	クロック・ロ	一の期間	10		n s		
	表75. 入力	クロックの	要件				

a ビデオ規格のライン周波数に適合するためにクロッ クの許容度及び安定性が充分でなければならないことに

リセット信号

本発明は3つのリセット信号を使用する。

注意すべきである。

RESETはメイン・チップリセット信号である。全ての回路がリセットされ

、ここで記述された種々の表に示されたリセット状態を★ ★とる。正確なリセットを 保証するためにRESETは電源及びクロックが安定した後に少なくとも4クロ ☆ [0528]

ックサイクルにわたって出力 (ロー) されねばならな 5240 v.

VTGRESETは本発明のビデオタイミング発生器を本発明の他の局面に影

響を与えることなくリセットするために用いられる。 TIMERESETは本発明によるタイムスタンプ処理回路によって使用され

る。序文

本発明によれば、コード化データインターフェースは、 コード化ビデオデータをシステムに供給するために使用 可能な専用のピンの組を提供する。或いは、コード化デ 一タはマイクロプロセッサ・インターフェースを介して 書き込まれる。この節は、これらの方法の両方について 紀述している。

【0529】もし専用のピンが使用されていれば、コー ド化データは単純なバイトのストリーム或いはは"トー クン"として供給される。トークンの場合は他の種類の 情報をコード化データに加えて供給することが可能であ る。例えば、この機構を用いてタイムスタンプ情報を転 送することができる。もしコード化データのためにマイ 50 クロブロセッサ・インターフェースが使用されていれ

ば、トークンが常に使用される。更に、これは非常に単 純である。一度"トークン・ヘッド"が書き込まれて以 降のデータがコード化データ(ただ二つのレジスタが書 き込まれることが必要とされる) であることが宣言され ると、その後、コード化データを単純にレジスタに書き 込むことができる。

* コード化データ・インターフェース信号 表76に本発明において用いられるコード化データ・イ ンターフェース信号が定義されている。 [0530]

【表76】

信号名	タイプ	社 55
CD [7:0]	1	コード化データは本発明によれば一度に一パイトずづ供給
		される。データは CDCLOCKの立ち上がりエッジでサンプリ
		ングされる。データはバイト整列されているものとする。
CDEXTN	1	トークンを転送するためにコード化データインターフェー
		スが使用されているときには、この信号が拡張ビットとな
		る。この信号はCD [7:0] と同一の時点でサンプリン
1	ł	グされる。
DCVALID	ī	CDVALID はCD [7:0] と同一の時点でサンプリングさ
		れる。これがハイのとき、データは有効であり、コード化
1		データとして使用される。これがローのとき、データは有
	l	効でなく、システムにより無視される。
CDACCEPT	0	CDMCCEPTはシステムがデータを受け入れる用意ができてい
		るか否かを示す。これがハイのとき、期待される通り CDC
		LOCKの立ち上がりエッジでデータがラッチされる。これが
		ローのとき、システムはデータを受け入れることはできず
		(おそらく、その内部のバッファが飽和しているためであ
		る)、従って、データは再び提供されねばならない。
BMODE	I	この信号がハイであるとき、データはコード化データバイ
		トの単純なストリームであると解釈される(そしてCDEXTN
		は無視される)。これがローであるとき、データはトーク
		ンとして解釈される。この信号CD [7:0] と同一の時
		点でサンプリングされる。
CDCLOCK	I	このクロックはシステムへのデータの転送を制御するため
		に用いられる。CD [7:0]、CDEXTN、BMOD
		E及びCDVALIDはCDCLOCKの立ち上がりエッ
	- 1	ジでサンプリングされ、外部回路は同一の時点でCDAC
1	- 1	CEPTをサンプリングしなければならない。規定(リセ
		ット) 状態においては、CDCLOCK及びSYSCLO
1 1		CKは同一の信号に接続されねばならないことに注意すべ
		きである。

表76、コード化データ・インターフェース信号

CDVALID及びCDACCEPTは本発明によれば データの転送を制御するために用いられる。この種の通 信制御手順は"2線式"インターフェースと称される。 CKの立ち上がりエッジでハイでなければならない。図 102はデータ (CD [7:0]、CDEXTN及びB MODE) とCDVALID及びCDACCEPTとの 間の関係を示している。もしデータをコード化データ・ インターフェースピンを介して供給すべき場合には、マ イクロプロセッサ・インターフェースレジスタ"ena ble_mpi_input"はゼロ(これがそのリセ ット状態である)でなければならないことに注意すべき である。

バイト・モード

本発明においては、もしBMODEがCDCLOCKの 立ち上がりエッジでハイであるとサンプリングされ(更) にCDVALLID及びCDACCEPTが共にハイ) データ転送が行われるためには両方の信号はCDCLO 40 ていれば、データは単純なコード化データであるとして 扱われる。実際には、データは直ちにDATAに組み入 れられる。この場合には、CDEXTNは無視される。 トークン・モード もしBMODEがCDCLOCKの立ち上がりエッジで ローであるとサンプリングされれば(またCDVALI D及びCDACCEPT共にハイであれば)、データは

トークンとして扱われる。トークンは本発明によって、 システム全体においてデータ及び制御信号の流れを制御 するために広く使用される。理論的には、コード化デー

50 タ入力においてどのようなトークンを供給することも可

能である。 本発明によれば、全てのトークンは、一連 のバイト (CD [7:0]) から成り、その各々には拡 張ビット (CDEXTN) が組み合わされている。トー クンの最初のバイトはトークンによって運ばれる情報の 種類を示している。トークンの最後のバイトはローであ る拡張ビットによって示される。

【0531】例えば、コード化データはデータトークン を用いて供給される。これは図103に示されている。 図示された如く、最初のバイトは0×04 (それがデー タトークンであることを示す)である。この情報の後に 10 はCDEXTNがローであるとサンプルされるまで続く コード化データのパイトが続く。次にサンプリングされ るデータは新しいトークンの最初のパイトであると解釈 される。(BMODEが未だローであると仮定する)。

【0532】特に有用な他のトークンはFLUSHトー*

* クンである。このトークンは"リセット"と同様に作用 1. システムを次のビデオストリームに対して準備させ るために、一つのビデオストリームの終端の後に用いる アレができる。FIUSHトークンは図104に示され ている。

102

マイクロプロセッサ・インターフェースを介してのデー タの供給

本発明において、トークンはコード化データ入力レジス タにアクセスすることによってマイクロプロセッサ・イ ンターフェース (MPI) を介してシステムに供給され る。表77がコード化データ入力レジスタを定義してい

[0533] 【表77]

17.1翻	Dir/5tyl	レジスタ名	51	
7	RO/1	codedbusy	このレジスタの状態に	システムが cod
			ed_data [7:0]	で書き込まれたト
	l		ークンを受け入れ可能	もであるか否かを
	l	ĺ	示す。	
			値1はインターフェー	-スかビジーであ
l			り、データを受け入れ	1られないことを
1			示す。	
1			coded_busy=108	Lきに使用者が c
1				
	1		ときの動作は定義され	なない。
6	RW/O	enable_spi	コード化データがコ・	- ド化データボー
	l	input	ート(0)を介して	入力されるか又は
ŀ	1		MP I (1) を介し	てシステムに入力
1	l		されるかを制御する。	
5	RW/x	coded_extn	coded_dataに書き	込まれたトークン
-			データの拡張ビット	
4:0	(未使用)			
7:0	RW/x	coded_data	トークンデータはこの	の位置に書き込ま
1			れる。	
	6 5 4:0	7 RO/1 6 RW/0 5 RW/x 4:0 (未使用)	7 RO/1 coded _bezy 6 RW/O enable_spi _input 5 RW/X coded_exta 4:0 (朱俊和)	7 RO/1 coded _besy

MPIを介したトークンの書き込み

効率的なデータの転送を可能化するために、コード化デ ータレジスタはメモリーマップ内で二つのバイトにグル ープ化される。8つのデータビット、coded da ta 「7:01、が第1の位置であり、制御レジスタ s, coded_busy, enable_mpi-i 40 nput及びcoded_extnが第2の位置であ る。(表56参照)

MPIを介してトークンを入力するように構成した場合 には、coded data [7:0] に値が書き込ま れる毎に現在のトークンはcoded_extnの現在 の値によって拡張される。トークンの最後の語が c o d ed data [7:0] に書き込まれる前にcode d_extnをOに設定することはソフトウエアの責任 である。

【0534】例えば、データトークンcoded_ex 50 入力モードの切り換え

tnにlを書き込み、次にcoded_data[7: 01 に0x04を書き込むことで開始する。この新しい データ・トークンの開始は次に、処理のためにシステム に渡される。coded_data[7:0]に新しい 8 ビットの値が書き込まれる毎に、現在のトークンが拡 張される。coded_extnは現在のトークンを終 了するとき (例えば、他のトークンを導入するために) にのみ再びアクセスする必要が有る。現在のトークンの 最後の語はcoded extnにOを書き込み、続い T c o d e d .. d a t a [7:0] に現在のトークンの 最後の語を書き込むことによって表される。更に、co ded data [7:0] に書き込む前にはその都度 インターフェースがそれ以上のデータを受け入れる用意 があるかを確かめるためにcoded busvを調べ ることが必要である。

適当な対策が取られるものとして、データ入力モードを 動的に変更することが実際的である。一般的に、モード を切り換える前に、何れか一つの経路を通してのトーク *の切り換えモードは表78に示されている。

[0535] 【表78】

ンの転送が完全に終了していなければならない。これら*

前のモード	次のモード	助作
141	トークン MP I 入力	オン・チップ回路はバイトモードで供給される最後の バイトをそれが構成していたデータ・トークンの最後 のバイトとして使用する(即ち、拡張ビットがOにセ ットされる)。次のトークンを受け入れる前。
トークン	MI	トークンモードでトークンを供給するオフ回路はトークンを終了すること(即ち、情報の最後のバイトの拡張ピットを0に設定することによる)については責任を負わない。バイトモードの選択院。
	MP I 入力	MP I を介した人力へのアクセスはトークンモード内 でトークンを供給するオフ・チップ回路がトークンを 終了 (即ち、情報の最後のバイトの拡張ビットを0に 設定することによる) するまでは行われない (即ち、 goded_busyが1に設定されたままである)。
MPI入力	MI	enable_apl_input がOに設定される前に制御ソフトウエアはトークンを終了(即ち、情報の最後のバイトの拡張ビットがOに設定されることによる)していなければならない。
	MPI入力	

表78、データ入力モードの切り換え

バイトモードで供給される最初のバイトはデータトーク ンヘッダーがオン・チップで生成されるようにする。バ イトモードで更に転送されるパイトは入力モードが変更 されるまでこのデータトークンに付加される。MPIレ ジスタビットcoded_busy及び信号coded acceptはどのインターフェースを介してシステ ムがデータを受け入れようとしているかを示す。これら 30 SCLOCK及びCDCLOCKの両方に同一のクロッ の信号をただしく観察すればデータが失われでいないこ とを確認することができる。

コード化データ受け入れの速度

本発明の入力回路はトークンをスタートコード検出器に 渡す。これは、データトークン内のデータを分析するも のであり、その通常の処理速度はクロック(CDCLO CKの) 当たり1バイトである。しかしながら追加の処 理サイクルがときどき必要とされる。例えば、スタート※ ※ コードがコード化データの中に有ったときである。これ が起きた時には、CDACCEPTがローになって、デ ータが受け入れられないことを示す。

【0536】その結果、CDCLOCKはデータのバイ トがシステム供給されるべき速度より高いクロック周波 数を有する必要が生じる。多くの応用においては、SY ク (典型的には27MHz) を用いることが適道であ る。一例が図105に示されている。

コード化データ・インターフェースタイミング 同様に、表79は本発明のためのコード化データ・イン ターフェースタイミングを示している。 [0537]

【表79】

番	号	特 性	27MHz		単位	備考
_	•	.,	最小	最大	- 12	1927
1		COCLOCK サイクル時間	37		ns	
2		CDCLOCK ローの時間	17		ns	
3		CDCLOCK ハイの時間	17		ns	_
4		CDACCEPT配動時間		23	ns	,
5		CDACCEPT保持時間	2		ns	
6		入力信号準備時間	5		ns	_
7		入力信号保持時間	0		n s	

表79.コード化データインターフェースタイミング

b 最大信号負荷は20pFである。

無い。

50 【0538】コード化データインターフェースはСМО

a 或状況ではこれらのタイミングは観測される必要は

Sレベルを使用する。

CDCLOCK

コード化データインターフェースを通してのデータの転 送はビデオデコーダクロック (SYSCLOCK) に同 期したCDCLOCKによって制御される。この特徴 は、システムデコーダがビデオクロックとは異なるクロ ックで動作することを可能にする点で有用である。

【0539】しかしながらCDCLOCKは本発明にお いてはスタートコード検出器等の回路に内部的にクロッ

は均等なマーク・スペース比を保証する位相ロックルー プ (PI.I.) の利益を受けないため、この点又は図10 5に示されたタイミングパラメータ2及び3を保証する ために外部の回路を用いねばならない。

【0540】CDCLOCK及びSYSCLOCKが同 期している必要のない状況においては、スタートコード 給出駅等の内部の回路をCDCIOCKよりはむしろP I. I. から駆動する方が便利である。これにより、外部回 路が均等なマーク・スペース比を保証する必要が無くな る。図106はCDCLOCKの代わりにスタートコー 20 ド検出器に供給されるべき、PLLによって生成された 均等なマーク・スペース比のクロックを可能にする内部 構成を表している。

[0541] blun_named_register が()(リセット条件)であれば、スタートコード検出器 はisPLLからクロックを供給される。この場合に は、CDCLOCK及びSYSCLOCKの両方が同一 の信号に接続されねばならない。SYSCLOCKのた めのACタイミングの要件である。もしun name d registerが1であれば、スタートコード検 出器はCDCLOCKを用いてクロックが供給される。 この場合には、CDCLOCKはSYSCLOCKに同 期される。CDCLOCKは図105において指定され るタイミングに従わねばならない。

【0542】序文

本発明のビデオ出力インターフェースは C C I R 勧告 6 0.1 及び6.5 6 に準拠したディジタル出力インターフェ クを供給するためにも用いられている。CDCLOCK 10 - スを実現している。全ての同期及びブランキング情報 が特別な符号語 (SAV及びEAV) の形で、ビデオ情 報と同一のバイト幅のデータのストリームに含められて

【0543】加えて、別々の同期及びブランキングピン が設けられており、システムは広い範囲の装置(ビデオ DACやNTSCエンコーダ等) に直接接続することが 可能である。これらの信号のタイミングはCCIR勧告 624に準拠したビデオ信号の生成に適している。ビデ オデータは単一パイト幅のバスにおいて時間多重化され る。或いは、16ビット出力モードが設けられ、その場 合、輝度データは1バイト幅のバスに出力され、一方二 つの色差異信号は第2のバイト幅のバスにおいて時間多 重化される。

ビデオ出力信号

表80は本発明によるビデオ出力インターフェースのた めの信号を提供する。

[0544] 【表80】

197			198
名 称	タイプ	53	遊
Y [7:0]	0	輝度出力データ	
C [7:0]	0	Cr/Cb出力データ	
HCSYNC	0	水平又は複合同期。マイク	フロプロセッサレジスタ
		hs_not_esがどちらのE	別的にのピンに出力されるかを制御
1		する。	
		レジスタhesyne_ahがこの	の信号の極性を制御する。
VSYNC	0	季直同期	
		レジスタ vsync_ahこの行	号の極性を制御する。
CBLANK	0 .	複合プランキング	
		レジスタcblank_ahがこの	の信号の極性を制御する。
YE	0	SYSCLOCKの立ち上がりエー	ジにおいてハイであるとサンプリン
			716ビットモードではCr又はCb)
		データが有効である。	
CB/CR	0		、この信号はYEがいイであるとサ
			どちらの色成分 (Cr又はCb) が
		C [7:0] ピンに存在し	
)信号はYEがローであるとサンプリ
			6の色成分 (Cr又はCb) がY [7
		0] ピンに存在しているか	を示す。
V16/8	I	16又は8ピット出力モー	- ドを選択するために使用される。 V
		16/8がハイであるとき	に16ピットモードが選択される。
			ピットモードが選択される。
MTSC/PAL	1)どちらが出力されるべきであるかを
			Lがハイのとき、525ラインのラ
			はがローのとき、625ラインのラス
		ターが生成される。	
			他の局面にも影響を与えることに注
		意すべきである。	
TTEGRES?	I		デオタイミング発生器をリセットす
ĺ		るために送出される。	
			納に対してビデオタイミングをロッ

クするために用いられる。 表80: ビデオ出力インターフェース信号

図107は16ビットモードでの出力タイミングを示している。図108は8ビットモードでの出力タイミングを示している。

ビデオ出力制御レジスタ

本発明によるビデオ出力制御レジスタは表81に示されている。 【0545】

【表81】

199	,			200
7ドレス(16基)	2、持号	111/9tyl	レジスタ名	記 途
18	7:0	EW/Dre0	border_cb	境界色のCb成分
19	7:0	PW/0180	border_y	境界色のY成分
1 A	7:0	PW/0:40	border_cr	境界色のCr成分
1 B	7	RO/x	vblank	これは読み出し専用ピット(データ
	Ì	Ì		このピットに書き込まれたデータは
				無視される) である。これは垂直プ
				ランキングを示す。
	6	RW/O	blankscreen	1にセットされたとき、このビット
		l		は境界色が画面全体に描画されるよ
	l			うにする。それによって画面が空白
		l	l	にされる。復号は通常と同様に続け
	1	l	ŀ	られるけれども、デコードされた画
	1			面は見えなくされることに注意すべ
				きである。
	5	RW/O	enbl_sav _eav	出力ストリームにおけるSAV及び
	1	ł		BAV制御語の生成を制御する。
		l		OはSAV及びEAVを抑制し、そ
		1		の場合、ブランキング値が、SAV
				及びEAVが生成されていたであろ
				う時間に出力される。
	l			1はSAV及びEAVを可能化する。
	1			blanking601 は値ゼロが出力に現れ
	1			ることを避けるために、SAV及び
	l		l	EAVの間以外においては1にセッ
	1	j		トされねばならないことに注意すべ
	l			きである。
	1	1		CCIR601データに対しては、
	1			このピンは1にセットされねばなら
	l		Į.	ない。

	201			202
アドレス (16差)	ピット割	dir/9toh	レジスタ名	記 述
	4	RW/O	blanking601	ブランキングの間出力される輝度データの値a を制御する。
				0は値ゼロを選択する。
				1は値0x 10 (16進)を進
				択する。
				CC1R601データに対しては、
				このピンは1にセットされねばなら
				ない。
ΙB	3	RW/0		CBLANKピンの極性を制御する。
				0はアクティブ・ローを選択する。
				1はアクティブ・ハイを選択する。
	2	RW/0	vsync_ah	VSYNC ピンの極性を制御する。
				0はアクティブ・ローを選択。
				1はアクティブ・ハイを選択。
	1	RW/0	hcsync_ah	HOSYNCピンの極性を制御する。
	1			0はアクティブ・ローを選択。
				1はアクティブ・ハイを選択。
	0	RW/0	hs_n o t_cs	HCSYNCピンに水平同期が存在するか
				或いは複合同期が存在するかを制御
				する。
			1	Oは複合同期を選択。
				1は水平同期を選択。

表81:ビデオ出力制御レジスタ

a このビットの設定に拘らず、色データ(Cb及びC rの両方) はブランキングの間0x80(10進表示で 30 れる。もしこの値より多くが失われた場合には、より小 128) となる。

1 C

境界、スケーリング及び切り落とし(Croppin g)

本発明は常に720ペル×480ライン(525ライン ・ラスター)又は576ライン(625ライン・ラスタ 一) の表示用画面を生成しようとする。本発明はこの領 域を埋めるためにデコードされた画面を自動的にスケー ル(拡大縮小)する。

【0546】限られた数のスケール率のみがサポートさ れるため、この領域を常に正確に埋めることは不可能で 40 ビデオ出力特性 ある。もしその結果の画面が小さすぎる場合には、デコ 一ドされた画面の回りに境界が描画される。この境界は デコードされた画面がスクリーンの中央に位置するよう に決められている。逆に、もしスケーリングの結果、画 而が大きすぎれば、画面は正しく表示されるために切り 落とされる。表示された領域はデコードされた画面の中 央に位置する。この切り落としはデコードされた画面の

およそ10%より多くが切り落とされないように制限さ さなスケーリング率が用いられる。

(VUPサンブル・モード)

【0547】境界色はレジスタborder cb 、 dorder v及びborder crに書き込むこ とによって選択される。装置がリセットされた後であっ て、画面がデコードされる前には、スクリーン全体が境 界色で埋められる。加えて、blank screen に書き込むことによってスクリーン全体に境界色を描画 することが可能である。これは、例えば、チャンネル変 更の間にビデオを隠すために使用することができる。

特件

図109は、本発明によるビデオ出力インターフェース のタイミングを示している。同様に、表82ビデオ出力 インターフェース・タイミングを示している。 [0548]

【表82】

器 号	特	性	27M	Ηz	単位	備考
W -3	10 00		最小	最大	1	PM 3
8	出力驱動	朝		23	ns	•
9	出力保持時	制	2		ns	
10	VTCRESET*	美備時間	5		ns	١.
11	VTCRESET#	科時間	0	1	ns	

* 単にリセットが発生する a 最大信号負荷は50pFである。

b このタイミング・パラメータを満足しない場合は、*

正確なクロックサイクルが不確実になる。VTGRESETには、もしこのタイ

ミング・パラメータが観測されないときのメタスタビリ ティの問題に対する保護を行うオン・チップ同期装置が 設けられている。

※おり、図110がビデオ出力モード信号を示している。 [0.550] 【表83】

【0549】表83はビデオ出力モード信号を定義して※

	at.	14	2	7 M I	Ιz		単	ŧΫ	備老
1 TO	14		最	小	最	大			
12	タセット後の最初のクロッ	の前の準備	5				0	S	
	表83:ビデオと	カモード信号	}						

a もしNTSC/PAL又はV16/8がリセット後 に状態を変化したときには動作は定義されない。 ビデオ信号タイミング

本発明のビデオタイミングは、その結果生じるビデオ出 力が以下のCCIR勧告に準拠するタイミングである。

[0551]

★・CCIR勧告656 · C C I R 勧告 6 2 4

水平タイミング 水平タイミングは図111に示されている。図中の数は 525ラインシステムの場合のSYSCLOCKサイク ル数である(625ライン・システムの値は括

· C C I R 勧告 6 0 1

弧内に示されている)。等値の間、HSYNC信号は62サイクルの間(625

ライン・システムの場合は66サイクルの間)ローであ ☆【0552】 \$30

フィールド同期の間、HSYNC信号は732サイクルの間(625ライン・

システムの場合は738サイクルの間)ローである。 垂直タイミング

垂直タイミングは図112において525ライン(NT) SC) システムについて図示されており、図113にお いて625ライン(PAL)システムについて図示され ている。これらの図において、左側下方への数はCCI R勧告656に従ったライン数を与えるものである。右 及び"V"ビット (CCIR勧告601参照)を与える ものである。

◆【0553】太い実線の、黒ラインの中央の小さな数は デコードされたMPEG画面の論理ライン数を与える。 従って、これらは525ライン (NTSC) システムに おいて用いられる480ラインに対しては、0から47 9の番号が付けられ、625ライン(PAL)システム において使用される576ラインに対しては90から5 7.5の番号が付けられている。 図114は525ライ 側の二つの列はSAV及びEAVコードにおける"F" 40 ンシステムについての同期のタイミング及びブランキン グピンを示し、図115は625ラインシステ

ムについて示している。 HSYNC及びCSYNCの一方のみが出力され(hs

not_cs参照)、これら信号の各々の極性は反転 されても良い (cblank_ah、等参照) ことに注 竟すべきである。

VTGリヤット状態

本発明において、VTGは525ライン(NTSC)シ ステムに対してはライン4の開始にリセットし、625 ライン (PAL) システムに対してはライン1の開始に 50 表84はMPIインターフェース信号を表している。

リセットする。 【0554】序文

本発明においては標準バイト幅のマイクロプロセッサ・ インターフェース (MPI) が使用されている。MPI は種々のデコーダチップクロックと同期して動作する。 MPI信号

[0555]

* *【表84】

信号名	タイプ	起 述
ME[1:0]	劝	二つのアクティブ・ロー・チップイネーブル。MP 1を介し たアクセスを可能化するためには両者はローでなければなら ない。
MRW	幼	ハイはシステム上のレジスタからの読み出しを示す。ローは システム上のレジスタへの書き込みを示す。 この信号はチップが可能化されている間安定していなければ ならない。
MA[5:0]	力	アドレスはチップのレジスタマップにおける位置の内の一つ を特定する。 この信号はチップが可能化されている間安定していなければ ならない。
MD[7:0]	出力	8ビット幅データ1/0ポート。どちらかのイネーブル信号 がいイであれば、これらのピンは高インピーダンスである。
IRQ	出力	アクティブ・ローのオープン・コレクタ割り込み要求信号。

表只4 MPIインターフェース信号

MPIの電気的仕様

※AC特件 20 %

表85はMPIのための読み出しタイミングを示してい DC特件

2. 2. 1、"TTL(5V)レベル"参照。

【0556】図123及び124はそれぞれMPIの読 [0557] 【表85】

み出し及び書き込みタイミングを図示している。

最小最大单位 備考 番号 特 ロー期間イネーブル 100 n s 13 ハイの期間イネーブル 50 14 チップイネーフルのアドレス又はrwの準備 0 15 ナップ・ディスエーブルからのTFレス又はrwの保持 0 ns 16 20 n s 出力ターン・オン時間 読み出しデータアクセス時間 70 18 19 読み出しデータ保持時間 n s 20 読み出しデータ・ターン・オフ時間 表85、マイクロプロセッサ・インターフェース読み出しタイミング

a この例での、サイクルを開始するための \overline{ME} [0] とそれを終了するための ME [1] の選択は任意に行うことができる。これらの信号は等しいステータス

のものである。

b MD [7:0] の各々における最大の負荷50pF についてアクセス時間が規定されている。負荷が大きけ ればアクセス時間が増大する。

★【0558】同様に、表86はMPIのための書き込み タイミングを示している。

[0559] 【表86】

最 小 最 大 単 位 備考 番号 件 Ta 21 書き込みデータ準備時間 15 n s 22 書き込みデータ保持時間 0 表86、マイクロプロセッサ・インターフェース書き込みタイミング

a この例において、サイクルを開始するイネーブル [0] とそれを終了させる イネーブル「17 の変状は任意である。これらの信号は等しいステータスのもの

である。 割り込み プ条件を記述するために用いられる用語である。イベン トはエラー状態を表示することが可能であるかまたは使

"イベント"は使用者が観測したいと考えるオン・チッ 50 用者ソフトウエアに告知することが可能である。

【0560】各割り込み又は"イベント"に関係して二 つの単一ビットレジスタが存在する。これらは状態イベ ントレジスタ及び状態マスクレジスタである。

状態イベントレジスタ

状能イベントレジスタは回路内に生じている状態によっ てその値が1に設定される1ビットの書き込み/読み出 しレジスタである。このレジスタは状態が過渡的にのみ 生じる場合であっても1にセットされる。次に、このレ ジスタは使用者ソフトウエアがそれをリセットするか又 はチップ全体がリセットされるまで1に設定されたまま 10 おける対応するビット位置に組合わされる。これによ であることが保証される。

【0561】・レジスタは1を書き込むことによってゼ 口にセットされる。

- レジスタへのゼロの書き込みはレジスタを変化されな いままにする。
- レジスタは、次にこの状態が観測可能になる前に使用 者ソフトウエアによってゼロにセットされねばならな い。
- レジスタはリセット時にゼロにリセットされる。 状態マスクレジスタ

状態マスクレジスタは対応する状態イベントレジスタが セットされた時には割り込み要求の生成を可能にずる1 ビットの読み出し/書き込みレジスタである。もし状態 マスクレジスタに 1 がわットされたときに状能イベント が既にセットされていれば、直ちに割り込み要求が発せ られる。

I R Q 信号

本登明における「R口信号はチップイベントピット及びチップイベントマスク の両方がセットされたときに送出される。 IRQ信号はアクティブ・ローの、オ

フ・チップのプル・アップ抵抗を必要とする"オープン※ ※・コレクタ"出力である 。アクティブ状態のとき、【RQ出力は100Ωまたはそれ以下インピーダンス

によってプル・ダウンされる。殆どの応用において、お よそ4kQのプル・アップ抵抗が適当である。 ページレジスタ

本発明により必要とされるレジスタアドレス信号の数を 減少させるために、64以上のレジスタをアドレス指定 することを可能にするためにページ・レジスタが用いら れる。このページ・レジスタは0x1fの位置に有る。 レジスタ位置0 x 0 0 から 0 x 1 f はページ・レジスタ 40 表87 は S D R A M インターフェース信号を図示してい の内容により影響されず、常にレジスタマップに存在す る。0x20から0x3fの位置のレジスタはページ・ レジスタに依存している。

【0564】 通常の装置動作に要求されるページングさ

* 【0562】・値1が割り込みを可能化する。 レジスタはリセット時にゼロにクリアされる。

他に規定されない限り、プロックは割り込み要求を生成 した後に動作を停止し、状態イベントレジスタ又は条件 マスクレジスタのどちらかがクリアされた後すぐに再ス タートする。

イベント及びマスクビット

本発明において、イベントビット及びマスクビットは常 にレジスタマップ内の連続したバイト(表55参照)に り、どのイベントが割り込みを生成したかを確かめるた めに、割り込みサービス・ソフトウエアがマスクレジス タから読み出された値をイベントレジスタ内の値のため のマスクとして使用することが可能になる。

チップ・イベント及びマスク

本発明はチップ上のイベントのアクティビティを要約す る単一の"大域的"イベントビットを有する。チップイ ベント・レジスタはそれらのマスクビットにおいて1を 有する全てのオン・チップイベントのORを示す。

【0563】チップマスクビットの1はチップが割り込 みを生成すること許す。チップマスクビットの0割り込 み要求を生成するどのオン・チップイベントをも示して いる。チップイベントに1又は0を書き込んでも何も効 果を生じない。それは全てのイベント(それらのマスク ビットにおける1でイネーブルされた) がクリアされと きにのみクリアする。

れたレジスタは存在しない。ページングされたレジスタ は、最後に、テストの目的のためにのみ用いられる。本 発明において、ページ・レジスタは値ゼロにリセットさ れる。使用者は他の値がこのレジスタに書き込まれない ことを確実にしなければならない。 序文

SDRAMインターフェース信号

[0565] 【表87】

209		210
信号名	タイプ	兹 話
DD [15:0]	1/0	データピン
DA [10:0]	0	アドレス ピン
BS	0	バンク選択 これはしばしば16MビットSDRAM部
	İ	品においてA [11] と表示される。
DCKE	1	クロック・イネーブル
DCLKOUT	0	SDRAMクロック出力
DCLKIN	I	DCLKOUTに接続
DWE	0	書き込みイネーブル
DCAS	0	列アドレス
DRAS	0	行アドレス
DCS [1:0]	0	チップ選択 DCS [O] はSDRAMの最初の"パン
		ク"を選択する。もし第2の"パンク"が使用されてい
	1	れば (SDRAMの構成1及び2を参照)、DCS [1]
		もまた使用される。

表87、SDRAMインターフェース信号

SDRAMの構成

* [0566]

表88はSDRAMの構成を示している。

* 【表88】

構 成	SDRAMペッケージ	合計DRAM	編成
0	1	16Mビット	16Mピット、1M×16ピット
1	2	20Mピット	16Mピット、1M×16ピット
	ļ		4Mピット、256k×16ピット
2	2	32Mビット	16Mピット、1M×16ピット
	1		16Mピット、1M×16ピット
3	2	32Mビット	16MEyr, 2M×8Eyr
		16Mピット、	2M×8ピット

表名名、SDRAMの構成

構成ゼロ

構成ぜろのSDRAMの接続については図116参照 している。同様に、図118及び図119は2つ又は3 つのSDRAMの接続の構成をそれぞれ示している。 【0567】序文

本発明によるシステムは、現在 I E E E 規格 1 1 4 9. 1に採用されているジョイント・テスト・アクション・ グループ (JTAG) の"標準テスト・アクセスポート 及び境界スキャン・アークテクチャ"を完全にサポート している。全てのJTAGの動作はテスト・アクセスポ ート (TAP) を介して実行され、後者は5つのピンか ら構成される。TRESET (テストリセット) ピンが 40 きる。表89参照。 ITAG同路をリセットし、テストモードにおいて装置 の電源が立ち上がらないことを確実にしている。TCK (テスト・クロック) ピンが直列テストパターンをTD

I (テストデータ入力) ピンに入力しTDO (テストデ ータ出力) ピンから出力するためにクロックを供給する 図117は一つのSDRAMの接続のための構成を図示 30 ことに用いられる。更に、JTAG回路の動作モードが 適当なビットシーケンスをTMS(テストモード選択) ピンにクロックすることによって設定される。

> 【0568】 JTAG規格はチップ製造者の選択に従っ て追加の特徴を提供することが可能なように拡張可能で ある。本発明によれば、3つのITAGの必須の命令を 含む9つのユーザ命令が有る。追加の命令は有る程度の 内部装置のテストを可能にし、追加の外部テストを行う 柔軟件を提供するものである。例えば、単純な J T A G シーケンスにより全ての装置出力を浮遊させることがで

非JTAGシステムにおけるJTAGピンの接続 [0569] 【表891

	211				212
信号	方	向	52	述	- :
TRST	劝		このピンは内部のブル・ア Gの機能を使用していない ローでなければならない。 ンRESETと共通接続す る。	ときであっても電源立ち上 これはTRSTをチップリ	げ時には セットビ
TDI	劝		これらのピンは内部のブル 用されていなければ、接続		回路が使
TMS	1		7,0-11-1-7,1-11-1		
TCK	ふか		このピンはブル・アップを されていなければ接地され		路が使用
TDO	出力		JTAGスキャン動作の間 JTAGが使用されていな まで向い		

表89 JTAG入力の核統方法

サポートされる命令

* [0570]

この節は本発明のこの実現例でサポートされる命令につ 【表90】 いて記述している。表90、91、及び92参照。 *

命令	25	ids
EXTEST	これは最も基本的な名	合である。これは境界スキャン・チェインから
	PCBにデータを供着	し、その応答を捕捉する。これは予め定義され
	た命令レジスタにおけ	る全日の命令コードを有する。
SAMPLE/	この命令は境界スキャ	ン・チェインがスイッチ・インされることなく
PRELOAD	即ち、システム動作に	対して透明に装置のピンから並列にロードされ
	シフトされることを記	F容する。これよって、装置のピンの状態の"ス
		てることができ (準安定状態を回避するために外
	部クロック制御は必要	{とされる) 、或いはEXTESTモードに切り
	換える前に境界スキャ	・ン・チェインをプリ・ロードすることができる
	SAMPLE/PRE	LOADのための命令コードは製造者によって
1	選択可能である。	
BYPASS	この命令は境界スキャ	・ン・チェインをバイパスするために1 ピットバ
	イパス・レジスタを	軽し、それによってPCB上の他の装置へのア
	クセスに必要とされる	ビット・ストリームの長さを減少させる。この
	命令コードは予め全日	として定義されている。
	表90. 必須命令	

[0571]

※ ※【表91】

命令	52	述
INTEST	これはEXTESTの逆*を実行する	5。即ち境界スキャン・チェイン
	からチップコアにデータを供給し、そ	の応答を捕捉する。命令コード
	は我々が選択可能である。この機能を	役立てるために適当なテストを
	索出することはユーザに任すされてい	いる。
	表91、サポートされる補助命令	

以下の補助 J T A G命令はサポートされていない。

1) IDCODE

2) RUNBIST [0573]

【表92】

213	3		214
命令	12	述	
PLOATBS	この命令は境界スキャンレジ	スタを、全ての開放ドレイン・	セルにおい
	で 1'を含み、他の全てに	おいて'0'を含むようにブリ	セットする
	システム動作は影響されない	。出力セルにおける'0'は出	力を浮動さ
	せるため、これは全ての出力	を不可能化させる(PCBのテ	ストのため
	の一般で的な要件である) 迅	速な方法である。出力は、境界	スキャン・
	チェインをスイッチ・インさ	せる命令、例えばEXTEST	がロードさ
		FLOATBSが境界スキャン	
	自身をスイッチ・インしたと	すると、UPDATE_DR状	態まで不明
	なデータがピンから出力され		
INEXTEST	INTESTAGENTES	Tの組み合わせを行う。何れに	しても独立
		非常に役に立つことはないであ	
		PCB/チップの複合テストを	
	とが可能になる。多くのJT	AG装置が別々のモードよりは	この組み合
	わせモードを使用している。		
SETBYP		TD0の間で選択するけれども	
		インする。これにより、PCB	
		準備するとともに尚、第1の装	
		ピンにアクセスすることを可能	
		の"スコープ" JTAG装置に	おける同一
	の機能と名称は同じである。		
SHIFTBIN		Dと同様であるが、SAMPL	
		容を上書きすることなしにいく	
		I. はその装置 スコープ に	
		READBN或いはRBRNM	
SHIFTET		は何れも非常に直感的な名前で イッチ・インされることを除い	
SHIFIBI	2021	イッテ・インされることを除い としては、JTAG装置の間で	
		CBテストパターンを最適化す	
		よりは有用である。例えば、チ めに、幾つかのテスト・パター	
		のに、残つかのテスト・ハテー せ、順次供給することができる	
		せ、MCCDV記することがじきる キャンサイクルで境界スキャン	-
	書きする。	1 1 2 7 1 7 7 K 1987 ATT 2	3 0. C.T.
	表92. 追加の公開命令		
	4とう 4. たかりなが中で		

命令コードの割当

全体で14の定義された命令が存在する。よって、2つ の割り当られない命令を含む4ピット長の命令レジスタ が存在する。割り当られない命令はIEEE1149. Iに従ったBYPASS命令のエイリアスである。 【0574】命令及びそれらのコードの完全なリストが表93に示されている。

【0575】 【表93】

21	5				216
コード	命令	レジスタ	信号捕捉	B/2++>2929	クラス
0000	EXTEST	B/スキャン	入力%パ/	スイッテ・イン	必須
			0's		
0001	SAMPLE/	B/スキャン	全パッド	透過	必須
	PRELOAD				
0010	INTEST	B/スキャン	0'	スイッチ・イン	推奨
			出力パッド		
0011	FLOATES	B/スキャン	0's	透過	公開
0100	SHIFTBT	B/スキャン	無変化	スイッチ・イン	公開
0101	SHIFTBN	B/スキャン	無変化	透過	公開
0110	INEXTEST	B/スキャン	全パッド	21-5-17	公開
0111	指定無し	パイパス	0	透過	予約
1000	専有				
1001	専有				
1010	SPDATAT	スキャンデータ	内部	スイッチ・イン	専有
1011	SPDATAN	スキャンデータ	内部sigs	透過	専有
1100	SETBYP	バイパス	0	スイッチ・イン	公開
1101	指定無し	バイパス	0	透過	予約
1110	BYPASS	バイパス	0	透過	公開
1111	BYPASS	バイパス	0	透過	必須

表93, JTAG 命令コード

IEEE規則1149.1準拠レベル 以下の点に注意する必要があるけれども、すべての規則 【表94】

* [0576]

が堅持されている。

0		*
[]	更 則	拉 5
3.	1. 1 (b)	TRSTピンが提供される。
3.	5. 1 (b)	全ての公開命令に対して保証される。(1 E E E 1 1 4 9. 1. 5.
1		2. 1 (c) 参照)
5.	2. 1©	全ての公開命令に対して保証される。ある専有命令については、T
		DOピンが補足-DR、EXIT1-DR及びポーズ-DRの内の何
		れかの状態の間アクティブであり得る。
5.	3. 1 (a)	電源投入リセットがTRSTピンを使用して行われる。
6.	2. 1(t, f)	バイパス命令のためのコードが Test-Logic-Reset 状態においてロ
		- Fana.
7.	1. 1 (d)	割り当てられない命令コードはバイパスと同等である。
7.	2. 1 (c)	装置IDレジスタ無し。
7.	8. 1 (b)	単一ステップ動作はシステムクロックの外部制御を必要とする。
7.	9. 1 ()	RUNBIST機能は無い。
7.	11. 1 ()	IDCODE命令は無い。
7.	12. 1 ()	USERCODE命令は無い。
8.	1. 1 (b)	装置識別レジスタは無い。
8.	2. 1 (c)	全ての公開命令について保証されている。専有命令コードがロード
		されている間、TDIからTDOへのパスの見かけの長さは特定の
		状況で変化する可能性が有る。
8.	3, 1(d-l)	全ての公開命令に対して保証される。専有命令コードがロードされ
1		ている間、データがTCKの立ち上がりエッジ以外の時間にロード
		される可能性が有る。
1	0. 4. 1(e)	INTESTの間、システムクロックピンは外部から制御されねば
L		ならない。
1	0. 6. 1(1)	INTESTの間、出力ピンはTD I を介してシフトインされたデ
L		ータにより制御される。
		表94. JTAG規則

推奨項目 [0577] *【表95】

推奨項目	並
3. 2. 1 (b)	TCKは高インピーダンスCMOS入力である。
3. 3. 1 (c)	TMSは高インピーダンスのブルアップを有する。
3. 6. 1 (d)	(チップの使用に適用される。)
3. 7. 1 (a)	(チップの使用に適用される。)
6. 1. 1 (e)	SAMPLE/PRELOAD命令コードはCapture-11
	の間にロードされる。
7. 2. 1 (f)	INTEST命令がサポートされる。
7. 7. 1 (g)	EXTESTの間システム出力ピンにゼロがロードされる。
7. 7. 2 (h)	全てのシステム出力が高インピーダンスに設定され得る。
7. 8. 1 (f)	INTESTの間システム入力ピンにゼロが設定される。
8. 1. 1(4.4)	装置設計に特有のテストデータレジスタは公開アクセス可能ではた
	th.

男95 満足された推奨項目

[0578]

推奨項目	
10. 4. 1(1)	EXTESTの間、システムクロックピンからオン・チップロジッ
	クに送り込まれる信号は外部から供給される信号である。
	表96.実現されない推奨項目

許可

[0579]

★【表97】

× × ranc1

許	可	25. 51
3. 2.	1 (c)	全ての公開命令に対して保証されている。
6. 1.	1 (f)	装置設計に特有の情報を捕捉するためには命令レジスタは使用され
		ない。
7. 2.	1 (g)	いくつかの追加の公開命令が提供されている。
7. 3.	1 (a)	いくつかの専有命令コードが割り当てられている。
7. 3.	1 (c)	(Rule?) かかる命令コードが文書化されている。
7. 4.	1 (f)	追加のコードがBYPASSと同様に動作する。
10. 1	. 1(i)	各出力ピンがそれぞれの3値制御を有する。
10. 3	3. 1(b)	並列ラッチが提供されている。
10. 3	3. 1(i,j)	EXTESTの間、入力ピンはTDIを介してシフト・インされ
		データにより制御される。
10. €	. 1(d. e)	Test-Logic-Reset 状態において3値セルは非動作状態に強制され
		ない。

表97. 満足された許可

序文

本発明によれば、スタートコード検出器 (SCD) は、 る役割を担っている。該検出器はこれらをシステムによ る更に内部の処理のためのトークンに変換する。この処 理に加えて、例えばチャンネル変更をサポートする一連 の特徴が存在する。.

【表98】

スタートコード検出器レジスタ コード化データストリーム内のスタートコードを検出す 40 表98は本発明のスタートコード検出器のためのレジス タ図示している。 [0580]

	219				
アドレス(16進)	ピット番号		レジスタ名	12	
0.6	7	RW/0	sedp_access	このピットはレジ	
				7内の値が高信頼	
				るためにそれ以前	
				ねばならない。 こ	
				るデータの処理を	
				クロプロセッサア	
				によるレジスタ自	
				とする動作が競合	
				Z. scdp_access	sに一旦値が書き
	ļ			込まれると、マイ	
	l			##scdp_access &	ポーリングし、
ĺ				それが1を読み返	
İ			l	ならない。位置(x07に必要と
				されるアクセスか	行われると、S
				CDがデータの英	0理を続けること
i				を可能にするため	btcscdp_access
				に値0が書き込ま	れねばならない。
	6	(未使用)			
1	5	RW/1	discard_	discard _exten	
		i		extension MP E	
				Lとして認識され	ιない拡張データ
		ł		はスタートコート	ド検出器において
		Į.		廃棄される。これ	1が0のとき、か
				かる拡張データに	はコード化データ
	1	ŀ		バッファを介して	てパーサに渡され
	1			5.	
	i				コードの場合、di
				scard_extensi	on をOに設定す
		1	1	る点は存在しない	10

221

44.					222
7ドレス(16歳)	Eal 番号		レジスタ名	51	述
	4	RW/1	discard_user	discard_user#	(1のとき、いか
1				なるユーザーデー	タもスタートコ
İ				ード検出器におい	て廃棄される。
			l	これが0のとき、	ユーザーデータ
				はコード化データ	パッファを介し
	l			てパーサに渡され	しる。
	l			パーサにおいて小	量のユーザーデ
/				- 夕を扱う機能が	存在するけれど
	1			b. discard_u	serがOに設定さ
				れている場合は	E意を払う必要が
				有る。システムに	任意の量のユー
1				ザーデータを扱う	ことはできない
		İ		ことに注意すべき	である。
	3	RW/0	after_search	start _code_s	earch機能と共に
			_stop	使用される。	
	2	RW/0	flag_picture	これはflag_pic	tureend 機能
			end	を可能化するため	に1に設定され
			1	S.	
	1	RW/0	after	flag_picture_	end 機能と共に
l			picture _stop	使用される。	
	0	RW/0	afterpict-	flag_picture_	end 機能と共に
			urediscard	使用される。	
07	7:3		(未使用)		
1	2	RW/0	discard _all	Chiddiscard _	all 戦能を可能
				化するために1に	設定される。
l	1:0	RW/0	startcode	このレジスタのも	
l			search	startcodes	earch機能を可能
		l	L	化する。頁840	
00	7		タートコード検討	出器とは関連してい	
١.	6	RW ^a /0	and _search_	このピットはsta	
	ĺ		event	chが満足されたB	
1		1		れる。もし end_	_searchnask &
			1	1に設定されてい	いれば割り込みが
				生成される。	

			レジスタ名	透 透	
	5	RW/0	unrecognized	このピットは認識されないスク	
i l			startevent	ートコードが検出された時にい	၁
1				も設定される。もし unrecogni	ze
				dstartmaskも1に設定さ	ħ
				ていれば、割り込みが生成され	ъ.
, r	4	RW/O	flag_picture	このピットは画面の終了が検出	ě Ì
i I			endevent	the flag_pictureend ofle	0
i I				時はいつも設定される。もし[]:	ag
i I				_picture _end _mask & 1 (2)	IQ
				定されていれば、割り込みが生	豉
				される。頁82の8. 4参照。	
i t	3:0		(スタートコー)	「検出器に関連していない。)	
01	7		(スタートコー)	ド検出器に関連していない。)	
lГ	6	RW/O	end _search_	上記のendsearch_event 参	W.,
1			nask	上記のunrecognized_start	
i [5	RW/O	unrecognized_	event 委照	٦
			start _nask		
1 1	4	RW/O	flag_picture	上記のflag_picture _end _e	eν
				endmask ent 参照。	
1 1	3:0	(X	タートコード検出器	居に関連していない。)	7

b 全ての割り込みはchip_maskが1に設定さ れることが条件である。スタートコードの検出

本発明のスタータコード検出器は正確に整列されたスタ ートコードのみを輸出ずる。

【0581】本発明はビデオスタートコードのみを扱 う。認識されないスタートコードは検出され、unre cognized_start_codeイベントを生 起させる。認識されないスタートコードはシステムスタ ートコード (0 x b 9 から 0 x f f までの値)、予約済 みスタートコード (0 x b 0、0 x b 1、及び0 x b 6) 及びsequence_error_code (0 x b 4) である。

discard_all機能

discard all機能はシステムに入る全てのデ ータを廃棄するために使用することができる。レジスタ discard_allを1に設定することによってd iscard_all機能を"手動で"選択することが できる。しかしながらscdp accessが最初に 1に設定され、それが1を読み返すまでポーリングされ ることが必要である。一般的に言って、flag_pi 20 cture_end機能の一部分として自動的にこのモ ドに入る動作が曲型である。

【0582】本発明においては、discard al 1 に値 0 が書き込まれるか F L U S H トークンに出合う かするまでは全てのデータが廃棄され続ける。disc ard_allをリセットするFLUSHトークンはト ークンのストリームから削除され、パーサ又は回路の以 降のいかなるブロックにも影響を与えないことに注意す べきである。

flag picture end機能

* 能はシステムへのデータのフローを停止させる前に画面 の終了まで待つことによって、復号をきれいに終了させ ること意図したものである。従って、パーサは不完全な 画面を見ることは無い。

[0583] M120 tflag picture e nd機能をフローチャートとして図示している。図示さ れた如く、画面の終端が検出されたときに割り込み(f lag_picture_end_event) を生成 することができる。これは割り込みが処理される迄はS 10 CDのデータの処理を中止させる。或いは、SCDは動 作を続けることが許されても良い。

[0584] \$Lafter-picture_dis c a r d が 1 に設定されていれば、画面の終端が検出さ れた後には、全ての以降のデータが廃棄される。これは チャンネル変更の前に"航行"中の1つのチャンネルか ちの後続データをシステムデマルチプレクサにおいて廃 棄するのに最も有用である。. この実施例において、s tart_code_search機能がflag_p icture_end機能に対して優先ずることに注意 すべきである。この方法によって、start_cod e_searchによって廃棄されているデータが画面 の終端に達したか否かを決定するために調べられること

が無い。 start_code_search機能 本発明において、SCDは特定のタイプのスタートコー ドをサーチすることに設定可能である。これは例えば、 チャンネル変更後に復号の開始の前にシーケンススター トコードをサーチするために使用される。

[0585]

30 【表99】

本発明によれば、	f	I	а	g_	p	i	c	t	u	r	e_	e.	n	d機	*	
----------	---	---	---	----	---	---	---	---	---	---	----	----	---	----	---	--

スタートコード・サーチ	サーチを終了させるスタートコード
0	(通常動作では無し)
1	picture _start _code. group_start _code and sequence_start _code
2	group _start _code及び sequence _start _code
3	sequence start code

表99. スタートコード・サーチモード

サーチ・モードに入るためにはstart code searchにゼロ以外の値を書き込む。次にスタート 40 は、FLUSHトークンに遭遇したときに、disca コード検出器は、表99によって示された適当なスター トコードをサーチする。全てのデータ及びトークンはサ ーチが続行している間は廃棄される。適当なスタートコ ードの一つに遭遇したときにサーチは終了する。 s t a rt_code_searchがゼロに設定され、補助 として割り込みが生成されても良い。 【0586】FLUSHトークンは表示されたスタート

コードの内の一つに遭遇したかのようにしてサーチを終 了することに注意すべきである。しかしながらFLUS Hトークンがdiscard_all機能を終了させて 50 1) 制御マイクロプロセッサがチャンネル変更の必要

いる特別な場合には、サーチは終了されない。更にこれ rd allと予め選択されたサーチ・モードとの間で 直接移動することを可能にする。

【0587】図121は本発明によるstart co de search機能をフローチャートとして図示し ている。

SCDの例ーチャンネル変更

本発明におけるSCD機能を使用した一例がチャンネル 変更動作を行う以下の動作シーケンスにおいて示されて いる。

(おそらく、信号遠隔制御ユニットからの信号に応答して)を認識する。マイクロプロセッサはSCDのflag_picture_end機能を;

・1をfla g_picture_endに、 ・1をafter picture_discard

- ・1をafter_picture_discard に、
- ・1をflag_picture_end_mask に、書き込むことによって使用する。
- ・3 (sequence_startをサーチ)をst
- art code_searchに、次に
- ・1をflag_picture_end_event (イベントをクリアするため) に書き込むことによって 新しいチャンネルのためのスタータコード検出器を用意 する。
- 3) 次に、マイクロプロセッサはチューナを再同調さ 20 ために有用である。 せて新しいチャンネルを選択させる。 【0590】更に、
- 4) 旧チャンネルからの最後のデータがシステムに転送された後に、(そして新しいチャンネルの最初のデルタの前に) FLUSHトークンが挿入される。(或いは、値0がdiscard_allに書き込まれる。) 従って、スタートコード般性器はデータ (旧チャンネルからの) の廃薬を止め、(新しいチャンネルからのデータに対して)シーケンススタートコードのサーチを始め

ス

5) 一度シーケンススタートコードが検出されると、 スタートコード検出器はデータの廃棄を止め、通常の復 号に復帰する。

[0588] 序文

本発明によれば、ビデオパーサは、ビデオデータストリームの復号を担当する。これはマイクロプログラムされ だプロセッサとして実現されている。通常のイベントの 進行においては、ビデオパーサと交互作用する必要は労 ど無く、多への単純なアプリケーションは単にビデオパーサとでピデオを復号する処理を行わせるとさる。 【0589】しかしながら、ビデオパーサは例えばピットストリームエラー等の通常でないイベントや手切しな いイベントを機由したときに御剛甲マイクロプロセッサ にそれを假知することが可能である。全ての場合におい て、マイクロコードはエラーから復帰する(そしてエラー 一隠す)ためのコードを含んでおり、ビットストリーム エラーを無視しても安全である。しかしながら、ビットストリームエラーが発生しているという知識は診断の

【0590】更に、タイムスタンプ管理内のある部分は パーサのマイクロコード・プロセッサによって処理され る。これらは第10章において説明されている。

パーサレジスタ パーサによって使用されるレジスタは表 100に示された如くである。.

[0591]

【表100】

			(115)		特
2	27				228
TFV3(16#)	ピット番号	Dir/Jt,1	レジスタ	12	遊
10	7. 1	RW	(parser_ctri)	何も機能は割当られてい	がない。
	0	RW	parser_continue	現在の動作を続けるべき	か通常の
				復号に戻るべきかについ	ハてパーサ
	1			に示すためにある状況で	で使用され
	1	ļ		ŏ.	
11	7:0	RW	parser_status	ある種の条件下で、バー	-サの状態
		1		を示すために使用される	5.
12	7:0	RO	parser_error _	この位置はパーサが割り)込みをし
	1	1	code	たときにエラーコードを	を含んでお
			}	り、処理を待っている。	これが割
				り込みの原因を表す。	
13	7	2 W : 0	parser_access	他のパーサレジスタへの	のアクセス
	1			を可能にするためには、	このレジ
	1	1		スタに値1が書き込ま	れわばなら
	1	İ		ない。制御用マイクロ:	プロセッサ
	1	ł		は次に、パーサがデー	タの処理を
	1	l		中止し、アクセス可能	であること
	1			を示す値1を読み返す:	までこのビ
	i		l	ットをボーリングしない	ければなら
		1	1	ない。	
	1	1	İ	特殊な場合として、も	レベーサが
	1			割り込みが処理される	のを待つの
				を中止されたときには	始めに par
	1			ser_accessに1を書	き込むこと
	1			talicparser_error	_codeが統
				み出されることに注意	すべきであ
	1			5.	
	6:0	RW	reg_keyhole_	このレジスタはパーサ	の内部レジ
	1	1	addr	スタファイル内の、「日	
	1	1		e _dataを介して書き	込みが行わ
	1	1	1	れ、或いは読み出しが	おこなわれ
1		1		る位置をアドレス指定	するために
	i	-		用いられる。reg_ke	yhole_da
	1	1	1	taへの名アクセス (読	み出し及び

229				230
75レス(16道)	E+185	Dir/9tol	レジスタ	記 述
				書き込み) はreg_keyhole _ad
		ŀ		drを1だけ増分することに注意す
				べきである。
14	7:0	RW	reg_keyhole_	この位置からの読み出しはパーサ
		İ	data	のレジスタファイルのreg_keyh
	i			ole_addrによって示される位置
	1			から実際にデータを読み出す。同
	1	1		様にこの位置への書き込みはパー
				サのレジスタファイルのreg_ke
				yhole_addrによって示される位
				置に実際書き込みを行う。
15	7:0	(未使用)		
16	7:0	RW	user_keyhole_	このレジスタはuser_keyhole_
		1	adde	dataを介して書き込み或いは続み
		1		出しが行われるユーザーデータR
		ļ		AM内の位置をアドレス指定する
		ł		ために使用される。
	İ			user_keyhole_dataへの各アク
				セス(読み出し或いは書き込み)
	1	ļ.		はuser_keyhole_addrを1だけ
	i	1		増分させることに注意すべきであ
		1		ō.
17	7:0	RW	user_keyhole _	この位置からの読み出しはユーザ
	i		data	ーデータRAMのreg_keyhole
				_addrによって示される位置から
	1			実際にデータを読み出す。同様に
	1		i	この位置への書き込みはユーザー
	ı	1		データRAMOreg_keyhole_

75レス(16差)	ピット番号	Dir/9t+f	レジスタ	起 滋
0.0	7:4		(パータな異変化す。)	
	3	RWa/0	parser_event	このビットはパーサがエラー状態 を検出した時にはいつでも設定さ れる。もしparser_maskも1に設 定されていれば、割り込みが生成 される。 ⁶
l	2:0		(パータな異連をす。)	
01	7:4		(パーサに関連をす。)	
i i	6	RW/0	parser_mask	上記 parser _event 参照。
	3:0		(パーサに関連をす。)	
			表100 パーサ	レジスタ

a イベントビットは単純なR/Wレジスタビットであ 40 が生成される。 る。 【0592】 書

b 全ての割り込みはchip_maskが1に設定されることが、必要条件である。 エラーコード

パーサがイベント状態を検出したときにはいつもpar なリストを提供する
ser eventをせっていする。もDarser 一畑as kが1 に設定されていれば(ユーザーシステム かいーサイベントを処理することに関係していることを表している)、パーサは処理を停止し、(chip_m 値 と書き込むこと あょ kが1 に戻立されていることを仮定して)別込み 50

か生版される。 【0592】割り込みに応答するのに際して制御用マイクロプロセッサはイベントの原因を決定するために parser_error_codeを読まればならない。 表101はてれた関して定義されたエラーコードの完全なリストを提供するものである。制御用マイクロプロセッサが適切な方法でベントに応答した後には、影評しなければならない。これはparser_eventに値1を書き込むことによって行くカントをクリアすることによって行われる。

addrによって示される位置に実際

Mに存在することを表す。

[0593]

* * 【表 1 0 1 】 コード 名 称 に 述 ERR _USER_DATA ユーザーデータに適当し、それはユーザーデータR A

表101. パーサ・エラーコード

ユーザーデータの扱い

小量のユーザーデータはパーサから読み出すことができる。省略時には、全てのユーザーデータがスタートコード検出器によって廃棄される。これは、システムをその 10 能力を超えるかもしれない大量のユーザーデータが不適切に使用されることから保護するためである。

【0594】ユーザーデータがペーサに届くことを許可するためには、レジスタdiscard」userが0に設定されねばならない。ピットストリームにおいてユーザーデータに遭遇したときにはいつもデータのバイトはオン・チップのユーザーデータ A Mにおいてパッファリングされる。この A Mは i 9 2パイトのデータがパッファリングされる空間を有している。ユーザーデータの全てのパイト対策まれたと「吸収 B R A Mからデータの時)パーサはイベント(ERR_USER_DATA)を建成し、これにより範囲用でプロセッサが A A Mからデータを務め出すことが可能になる。

【0595】ユーザーデータRAMが競走れる前に、マイクロプロセッサは、先輩parser_access とし続設定さるとによってパーサの内部レジスをピアクセスし、次にこのピットをそれが1を読み返すまでポーリングすることが必要である。ユーザーデータRAMのバー対象はparser、コーリングすることが必要である。ユーザーデータのストリンでは、その代わりに、いって「農・セント」の1e_ad は「応読み込まれるアドレス(通常ゼロ)を書き込むことが必要であり、その後データはいserkeyhole_data5。userkeyhole_data5が読み出される。userkeyhole_data5が読み出される。userkeyhole_dataから読み出される。userkeyhole_data5が読み出が行われる研究に必要がある。

【0596】もしユーザーデータが192パイト以下しか無ければ、全てのデータは単一のイベントで扱われる。もし192パイト以上有れば、最初にERR_USER_USはRはします。そのである。イベントがクリアされた後(parser_accessにゼロを書き込み次にparser_eventに10世帯を込むことにより)、マイクロコードは次に何をするかを決める為にparser_continueに質問する。

【0597】もしparser_continueが1 であれば、パーサはユーザーデータの処理を続ける。ユ ーザーデータの残りのパイト(或いは次の192パイ ト)がストリームから構文解析され、処理が繰り返される。しかしながら、もしparser_continueが0であれば、パーサは残りのユーザーデータを廃棄し、通常のビデオ復号を進める。parser_continueがぜつであっても、第1のERR_USER_DATAイベントが常に生成されることに注意すべきである。

ユーザーデータの量の制限

もしユーザーデーカが使用されるべきであるとをには、 未発明によってビデオデータのリアルタイムの復号が保 証されるために、これが制度されていることが重要である。削縮用マイクロプロセッサの割り込み応等時間及び システムからデータのバイトを読み出すのに必要とされる 時間等の多くの外部の制約に依存するためユーザーデ ータの許容可能な限界を指定することは非常に難しい。 ガイドとして、ユーザーデータの量は、おまそ50µ (割り込み応答時間等を含む)の間にシステムから読み 出されることが保証される量に削減されることが必要である。

ユーザーデータRAM

画面データの復号の間、使用者 R A Mは他の目的 (例え ば、隠し動きベクトルの格辨) 等のためのマイクロー ド・プロセッサーによって使用される。このことによっ て、R A M内にデータを放置すること及び後の使用のた めにそのデータが保存されていると期待することは不可 能である。

【0598】序文

本発明はビデナタイムスタンプの管理を補助する回路を 含んでいる。MPE Gシステムストリームパーサに関連 する外部回路がクロック基準(プログラムされたクロッ ク基準或いはシステムクロック基準等の適当なもの)を 使用した安定した27MHzクロックを獲得しているも のと仮定する。

【0599】従って、本発明による国路は、普声との同期を図るためにビデオの復号を達到な時間に開始するように最速されており、その後、ビデオタイムスタンプを監視して継続した同期を確保している。エラーが無ければ、それ以降の補正は必要ときれない。クロック基準情報をビデオデコーダに転送する必要を回避することが好ましい。ハードウェアは二つの領域に分割されており、それらはビデオタイムスタンプをロードするためのシステムの入力ステージに関連する回路と、ビデオパーサ回路に関連する実時間カウンタである。

50 システムの構成

本発明は27MHzのSYSCLOCKから導出された 規則的な間隔で増分されるカウンタを含む。タイムスタ ンプ管理のためのシステムはシステム外部で維持されて いるこのカウンタの第2のコピーに (概念上) 依存して いる。これらの二つのカウンタは同一の信号でリセット されることにより同一の値に初期化される。その後、二 つのカウンタは自走する。

【06000】本発明は"ビデオ時間"と称する内部の 時間カウンタに対してそのタイムスタンプ管理を実行す る。正確な比較が成されることを保証するために、ビデ 10 図122は修正タイムスタンプを導出するための一つの オタイムスタンプはシステムデコーダにより修正され る。絶対時間を知る必要は無く、単に、画面がデコード された実際の時間とデコードされるべきであった公称時 間の間の差異で良い。

【0601】以下の式1はビデオ時間カウンタ及び修正*

* タイムスタンプの間の差異を実際の"時間" (クロック 基準から導出された)とタイムスタンプとの間の差異に 等しく設定することによってこれを表している。式2は 単に修正タイムスタンプを導出するために変数を再構成 したものである。

式1:ビデオ時間-修正タイムスタンプ=タイムスタン プー時間

234

式2:修正タイムスタンプ=ビデオ時間+(タイムスタ ンプー時間)

可能な演算の構成を示している。実際は、実際の加算 (及びシフト) は専用のハードウエアの中でよりはむし スプロセッサトで実行される可能性が大である。勿論、 修正タイムスタンプの同一の数値を導出するために多く

の他の方法が存在する。例えば、本発明の

RESET_TIMEピンが最後に行使されている場合には、ピデオ時間カウン

タのコピーを持つよりは、単純に"時間"の値を記録す る方が良いかも知れない。この情報及び"時間"の現在 の値から、常にシステム内のビデオ時間の現在の内容を 20 推断することが可能である。

【0602】修正タイムスタンプの適切な値を導出する ことが可能な適当な演算動作の再配置の使用が可能であ る。図122に示された如く、発明において用いられる 修正タイムスタンプは16ビットのみを使用している。 これは二つの方法で達成される。第1には、時間及びタ イムスタンプ(修正タイムスタンプを導出するのに使用 されたタイムスタンプー式2参照)の間の差異は常に小 であるから、より上位のビットを廃棄することができ る。第2に、本発明はビデオを最も近いフレーム時間に 30 表示するように制御するのみであるから、より下位のビ ットもまた必要とされず、4ビットだけ右にシフトする ことによって廃棄される。

【0603】 こうして、時間情報の維持された 16ビッ トは約11.5秒迄のタイミングエラーを約180 μs (フィールド時間の約1%) の精度で扱うことが可能で ある。

【図面の簡単な説明】

【図1】図1は本発明の好ましい実施例におけるデータ の流れを示す図である。

【図2】図2は64×32RAM内に8ピットデータを アドレス指定するために用いられる13ビットのワード の例を示す図である。

【図3】図3は本発明において登録ファイルの機能的ブ ロック図である。

【図4】図4は図3に示された登録ファイル内のデータ の流れを示す図である。

【図5】図5は本発明による登録ファイルアドレス復号 化を示すブロック図である。

【図6】図6は本発明によるマイクロコーダブル状態マ 50 図である。

シンのブロック図である。

【図7】図7はアドレス指定用に用いられ、アドレスフ ィールド、置換フィールド及び置換ヘッダを有する本発 明による固定幅ワードを示す図である。

【図8】図8は本発明による浦篇コアの例を示すブロッ ク図である。

【図9】図9は本発明による入力データでIDCTを行 う方法における基本ステップを示す図である。

【図10】図10は本発明によるIDCTシステムの結 合した簡単な2ステージのアーキテクチャを示すブロッ ク図である。

【図11】図11は図10に示したIDCTの主要シス テム成分を備えた集積回路の簡単なブロック図である。 【図12】図12a~図12bからなる図12は主要シ ステム成分のうちの1つに相当する事前処理回路のブロ ック図である。

【図13】図13a~図13cからなる図13は好まし い実施例のIDCTシステム内のタイミング及び制御信 号間の関係を示すタイミング図である。

【図14】図14a~図14bからなる図14はIDC Tシステム内の共通処理回路を示すプロック図である。

【図15】図15~図15dからなる図15はシステム 40 の他の主要成分に対応する事後処理回路を示すブロック 図である。

【図16】図16a~図16bからなる図16は対のデ ータストリーム、置換RAM及び改善したバッファを有 するIDCTを示す本発明に応じたブロック図である。

【図17】図17a~図17fからなる図17は図16 に示した1次元IDCTシステムを詳細に示すプロック 図である。

【図18】図18a~図18bからなる図18は図17 に示した変換システムを更に大きく詳細に示すプロック

【図19】図19a~図19bからなる図19は図18 に示した入力バッファを更に大きく詳細に示すブロック 図である。

【図20】図20a~図20bからなる図20は本発明 による事前処理回路「PREC」を簡単に示すプロック 図である。

【図21】図21a~図21bからなる図21はIDC T内の共通処理回路「CBLK」を示すブロック図であ

理回路「POSTC」を示すブロック図である。

【図23】図23a~図23dからなる図23は図22 に示した事後処理回路のその他を示す図である。

【図24】図24は本発明による四捨五入及び飽和プロ ックを示すプロック図である。

【図25】図25a~図25bからなる図25は本発明 における出力バッファを示すブロック図である。

【図 2 6 】図 2 6 a ~図 2 6 b からなる図 2 6 は本発明 における制御シフトレジスタを示すブロック図である。

【図27】図27a~図27cからなる図27は本発明 20 における制御シフトレジスタ復号を示すプロック図であ

【図28】図28a~図28cからなる図28は制御シ フトレジスタ及び入力制御バッファを示す図である。

【図29】図29a-1~図29fからなる図29はT 2 データストリーム用の制御回路を示す図である。

【図30】図30a~図30dからなる図30はT1用 のカウンタ内のデータを示す図である。

【図31】図31a~図31eからなる図31は本発明 において T 2 データストリーム用のカウンタ内のデータ 30 を示す図である。

【図32】図32はIDCT及び関連回路を示すプロッ ク図である。

【図33】図33はT1及びT2データのインターリー ブを示すタイミング図である。

【図34】図34はT2のスリッページ及び復旧を示す タイミング図である。

【図35】図35は本発明においてIDCT及び関連回 路のフラッシュ動作を示すタイミング図である。

【図36】図36は本発明によるシステムの始動を示す 40 に適合されたROMの第1の実施例を示す図である。 図である。

【図37】図37はT1及びT2データをインターリー ブする早期ステージ内のスリッページ及び復旧を示すタ イミング図である。

【図38】図38は図16~図37に示したIDCTシ ステ人の他の好ましい実施例を示す図である。

【図39】図39は本発明によるデータ及びタイムスタ ンプ情報を含む基本ストリームに多重分離されるMPE G情報ストリームを示す図である。

【図40】図40は本発明による基本ストリームタイム 50 ある。

スタンプエラー決定及び時間同期システムの第1の実施 例を示す図である。

【図41】図41は本発明による基本ストリームタイム スタンプエラー決定及び時間同期システムの第2の実施 例を示す図である。

【図42】図42は本発明による基本ストリームタイム スタンプエラー決定及び時間同期システムの第3の実施 例を示す図である。

【図43】図43は本発明によるビデオタイムスタンプ 【図22】図22a~図22bからなる図22は事後処 10 エラー決定及び時間同期システムの第1の実施例を示す 図である。

> 【図44】図44は本発明によるビデオタイムスタンプ エラー決定及び時間同期システムの第2の実施例を示す 図である。

> 【図45】図45は図44に示した30Hzで動作する ビデオタイムスタンプエラー決定及び時間同期システム の第2の実施例を示す図である。

> 【図46】図46は本発明のシステムを介して流れるタ イムスタンプ情報を示す図である。

【図47】図47はマイクロプログラマブル状態マシン によって処理される同期時間情報を示すブロック図であ

【図48】図48は本発明の第1の好ましい実施例を示 すブロック図である。

【図49】図49は本発明の第1の好ましい実施例を示 す他のブロック図である。

【図50】図50は本発明の第2の好ましい実施例を示 すブロック図である。

【図51】図51は本発明の第2の実施例によって用い られるアドレス指定方法を詳細に示す図である。

【図52】図52は本発明によるハフマンVLCを復号 化する装置を示すブロック図である。

【図53】図53a~図53dからなる図53は本発明 による並列ハフマンデコーダの構成を示す概略ブロック 図である。

【図54】図54a~図54bからなる図54は並列ハ フマン符号を復号化するために適合された R OMを示す 概略プロック図である。

【図55】図55は並列ハフマン符号を復号化するため

【図56】図56は並列ハフマン符号を復号化するため に適合されたROMの第2の実施例を示す図である。

【図57】図57は並列ハフマン符号を復号化するため に適合されたROMの第3の実施例を示す図である。

【図58】図58は本発明の一実施例の主要システム成 分を示すブロック図である。

【図59】図59は本発明のスタート符号検出器を示す ブロック図である。

【図60】図60は本発明の分析器を示すプロック図で

- 【図61】図61は本発明の空間処理回路の主要成分を 示すプロック図である。
- 【図62】図62は本発明に応じた表示回路を示すプロ ック図である。
- 【図63】図63は本発明に応じたタイムスタンプ管理 の一実施例を示す図である。
- 【図64】図64は本発明におけるタイムスタンプ管理 の他の実施例を示す図である。
- 【図65】図65は本発明のシステムのハードウエア成 分を示すプロック図である。
- 【図66】図66は本発明のマイクロコントローラのシ ステム成分の概略を示すブロック図である。
- 【図67】図67は本発明の演算コアを示す簡単な図で
- 【図68】図68は本発明のALUを示す図である。
- 【図69】図69は本発明に応じた登録ファイルを示す 図である。
- 【図70】図70は本発明において独立のバスレジスタ への書き込みを示す図である。
- 【図71】図71はベクトル[1]=0及びベクトル [0] = 0におけるフレームに基づいた予測を示す図で
- 【図72】図72はベクトル「1]=0及びベクトル [0] = 1におけるフレームに基づいた予測を示す図で
- ある。 【図73】図73はベクトル「1]=1及びベクトル [0] = 0 におけるフレームに基づいた予測を示す図で
- ある。 【図74】図74はベクトル「1]=1及びベクトル
- [0] = 1 におけるフレームに基づいた予測を示す図で 30 ある。
- 【図75】図75はmotion_vertical_ field select=0及びベクトル [0] = 0 におけるフィールドに基づいた予測を示す図である。
- [図76] 図76はmotion vertical field select=0及びベクトル [0]=1
- におけるフィールドに基づいた予測を示す図である。 【図77】図77はmotion vertical
- field select=1及びベクトル[0]=0 におけるフィールドに基づいた予測を簡単に示す図であ 40 る。
- 【図78】図78はmotion_vertical_ field select=1及びベクトル [0] = 1におけるフィールドに基づいた予測を示す図である。
- 【図79】図79はmotion_vertical_ field select=0及びベクトル [0]=0におけるフレーム映像のフィールドに基づいた予測を示

す図である。

【図80】図80はmotion_vertical_

- におけるフレーム映像のフィールドに基づいた予測を示 す図である。
- 【図81】図81はmotion_vertical_ field_select=1及びベクトル [0] =0 におけるフレーム映像のフィールドに基づいた予測を示 す図である。
- 【図82】図82はmotion_vertical_ field select=1及びベクトル [0]=1におけるフレーム映橡のフィールドに基づいた予測を示 10 す図である。
- 【図83】図83は予測フィルタリングの追加モードを 示す図である。
 - 【図84】図84は他の予測モードを図である。
 - 【図85】図85は本発明による他の予測モードを示す 図である。
 - 【図86】図86は本発明による他の予測モードを示す 図である。
 - 【図87】図87は本発明の表示システムの様々なシス テム成分の構成を示すブロック図である。
- 【図88】図88は4:3フィルタリング動作を示す図 である。
- 【図89】図89は3:2フィルタリング動作を示す図 である。
 - 【図90】図90は本発明の2:1フィルタリング動作 を示す図である。
 - 【図91】図91は本発明において用いられる3つのタ ップフィルタを示す図である。
 - 【図92】図92は間違った画素の反復を示す図であ
- 【図93】図93は本発明のfiled_id信号を示 す図である。
 - 【図94】図94は本発明に応じた水平タイミング点 (サイクル) を示す図である。
 - 【図95】図95は本発明に応じたフィールド当たり6 25ラインでPAL垂直タイミングを示す図である。
 - 【図96】図96は本発明に応じたフィールド当たり5 25ラインでNTSC垂直タイミングを示す図である。 【図97】図97は本発明に応じた水平計数機器を示す 図である。
 - 【図98】図98は本発明における境界発生を示す図で
 - 【図99】図99は本発明に応じた映像切り落としを示 す図である。
 - 【図100】図100はチップとして本発明を示すプロ ック図である。
 - 【図101】図101は本発明のシステムクロック必要 条件を示す図である。
 - 【図102】図102は本発明に応じた符号化データイ ンターフェースの2線プロトコルを示す図である。
- field_select=0及びベクトル [0] = 1 50 【図103】図103は本発明のDATAトークンを示

す図である。

【図104】図104は本発明のFLUSHトークンを 示す図である。

【図105】図105は符号化データインターフェース のタイミングを示す図である。

【図106】図106は本発明に応じた均等でないマー クースペース空間比CDCLOCKの使用を示す図であ

【図107】図107は本発明における16ビットモー ドにおける出力タイミングを示す図である。

【図108】図108は本発明における8ビットモード における出力タイミングを示す図である。

【図109】図109は本発明におけるビデオ出力イン ターフェースのタイミングを示す図である。

【図110】図110は本発明に応じたビデオ出力モー ド信号を示す図である。

【図111】図111は本発明における水平タイミング を示す図である。

【図112】図112a~図112bからなる図112 は525ラインシステム用の垂直タイミングを示す図で 20 【図123】図123はマイクロプロセッサインターフ

ある。 【図113】図113a~図113bからなる図113 は625ラインシステム用の垂直タイミングを示す図で* *ある。

【図114】図114は本発明に応じた525ラインシ ステム用の同期及びブランキング信号を示す図である。 【図115】図115は本発明に応じた625ラインシ ステム用の同期及びブランキング信号を示す図である。 【図116】図116は本発明における0のSDRAM 接続構成を示す図である。

【図117】図117は本発明における1のSDRAM 接続構成を示す図である。

10 【図118】図118は本発明における2のSDRAM 接続構成を示す図である。

【図119】図119は本発明における3のSDRAM 接続構成を示す図である。

【図120】図120は本発明に応じたflag_pi cture end動作を示すフローチャートである。 【図121】図121は本発明に応じたstart_c ode_serch動作を示すフローチャートである。 【図122】図122は本発明に応じたタイムスタンプ 変更を示す図である。

ェース用の読出タイミングを示す図である。

【図124】図124はマイクロプロセッサインターフ ェース用の書込タイミングを示す図である。

[図2]

[図69]

アドレス指定用因	定幅ワード				
極設定フィールド		アドレスフィールド			置换表示
			復換フィールド		
総統マーカ	終端マーカ]	終端マーカ	継続マーカ	
UU AU	w	00	yy	17	WK
000	1	1101	1	000	0
111	0	1101	0	111	1

2

[図7]


アドレス指定用固定幅ワード アドレスフィールド 面排表示 置換フィールド 終端マーカ 総禁マーカ


登録ファイル 0


[図4]


PX 7


【図1】

















図10

【図11】






【図12b】




[図13a]




X13a

【図13b】




X113b


【図13c】





M13c




【図14b】











【図15d】











TSNPSEL TSNPSEL. **IDCTSELS** IDCTSELS

【図16b】













【図17c】









[図17e]







(145)




[図186]




[図19a]




【図196】




[図20a]




[図68]




【図20b】



















【図22b】








【図23b】




[図23c]










[図24]








【図26b】
















































図30d















【図32】



M32

[図33]





图33

【図34】




X 3 4

【図35】


353353555	35353555555555555555555555555555555555	DI (45, 42, 43 19 10 11 11 11 11 11 11
		7


【図36】





200


[図37]















【図42】




[図51]












【図56】







【図46】





【図58】




【図47】









【図52】




【図62】








【図53b】




【図53c】












【図54b】





[図63]







[図64]








【図65】
























[図87]




【図94】













【図99】




⊠99













【図107】




【図108】









[図115]







図1115








1






















[図122]





DXI 1 2 2

フロントページの続き

- (72)発明者 アンソニー マーク ジョーンズ イギリス国 ブリストル ピーエス17 5 ティピーエイト テンプラーロード 31 (72)発明者 マーティン ウィリアム ソザーラン
- イギリス国 グロスターシャー ジーエル 11 ジービーディ スティンチコーン ウィックレイン ザライディングズ (番地なし)
- (72)発明者 コリン スミス イギリス園 ブリストル ビーエス18 4 エックスエフ ビショップサトン パーク スフィールドガーデンズ 34
- (72)発明者 ヘレン ローズマリー フィンチ イギリス国 グロスターシャー ジーエル 12 7エヌディ ウットンーアンダー・ ッジ クーン タイレイ (番地なし)
- (72)発明者 アンソニー ピーター ジョン クレイド ン イギリス国 エイボン ビーエー2 6ビ ーゼット バース シドニービルディング ズ 14

- (72)発明者 ドナルド ウィリアム ダブリュ. パタ ーソン イギリス国 ブリストル ピーエス6 7 ジェイダブリュ レッドランド ブレニム
- (72)発明者 マーク パーンズ イギリス国 ウィルトシャー エスエヌ14 6エルビー チペンハム マイケル キ ングストンストリート ザクローズ 16

ロード 12

- (72)発明者 アンドリュ ピーター カリゴウスキ イギリス国 ブリストル ピーエス8 2 ディピー クリフトン アルマロード 87 ファーストフロアフラット
- (72)発明者 ウィリアム ピー. ロビンズ イギリス国 グロスターシャー ジーエル 11 5 ピーイー カム スプリングヒル
- (72)発明者 ニコラス パーチ イギリス国 プリストル ビーエス9 4 ジェイビーヘンリーズ ブローンダウンア ベニュ 71

【外国語明細書】

5

10

20

30

VIDEO DECOMPRESSION

This application claims priority under British Application Serial No. 9415413.5 filed July 29, 1994.

The present invention relates generally to a new and Improved system for decoding a plurality of audio and video signals and, more particularly, to a new and improved system for decoding a plurality of MPEG audio and video signals.

A serial pipeline processing system of the present invention comprises a single two-wire bus used for carrying unique and specialized interactive interfacing tokens, in the form of control tokens and data tokens, to a plurality of adaptive decompression circuits and the like positioned as a reconfigurable pipeline processor.

United States Patent 5,111,292 discloses an apparatus for encoding/decoding a HDTV signal for e.g. terrestrial transmission includes a priority selection processor for parsing compressed video codewords between high and low priority channels for transmission. A compression circuit responsive to high definition video source signals provides hierarchically layered codewords CW representing compressed video data and associated codewords T. defining the types of data represented by codewords CW. The priority selection processor, responsive to the codewords CW and T. counts the number of bits in predetermined blocks of data and determines the number of bits in each block to be allocated to the respective channels. Thereafter the processor parses the codewords CW into high and low priority codeword sequences wherein the high and low priority codeword sequences correspond to compressed video data of relatively greater and lesser importance to image reproduction respectively.

United States Patent No. 5,122,875 discloses an apparatus for encoding/decoding an HDTV signal. The apparatus includes a compression circuit responsive to high definition video source signals for providing hierarchically layered codewords CW representing compressed video data and associated codewords T, defining the types of data represented by the codewords CW. A priority selection circuit, responsive to the codewords CW and T, parses the codewords CW into high and low priority codeword sequences wherein the high and low priority codeword sequences correspond to compressed video data of relatively greater and lesser importance to image reproduction respectively. A transport processor, responsive to the high and

low priority codeword sequences, forms high and low priority transport blocks of high and low priority codewords, respectively. Each transport block includes a header, codewords CW and error detection check bits. The respective transport blocks are applied to a forward error check circuit for applying additional error check data. Thereafter, the high and low priority data are applied to a modern wherein quadrature amplitude modulates respective carriers for transmission.

Accordingly, those skilled in the art have recognized a long felt need for a new and improved video decompression system obvizating the deficiencies of the prior art systems. The present invention clearly fulfills this need.

Figure 1 illustrates data flow through a preferred embodiment in the present invention;

Figure 2 shows an example of a 13 bit word used to address 8 bit data in a 84 X 32 RAM;

Figure 3 is a functional block diagram of a Register file in the present invention;

15

25

Figure 4 illustrates data flow in a register file as shown in Figure 3; Figure 5 is a block diagram illustrating register file address decoding, in accordance with the present invention;

20 Figure 6 is a block diagram of a Microcodable State Machine, in accordance with the present invention;

Figure 7 shows a fixed width word, in accordance with the present Invention, used for addressing and having an address field, a substitution field and a substitution header:

Figure 8 is a block diagram of one example of an Arithmetic Core in accordance with the present invention;

Figure 9 illustrates the basis steps in a method, in accordance with the present invention, for performing an IDCT on input data;

Figure 10 is a block diagram flustrating the combined, simplified, two-stage architecture of an IDCT system, in accordance with the present invention:

Figure 11 is a simplified block diagram of an integrated circuit that comprises the main system components of the IDCT shown in Figure 10;

Figure 12a and Figure 12b taken together are a block diagram of a pre-processing circuit corresponding to one of the main system component; for ease of explanation, these figures are referred collectively as Figure 12;

Figure 13a, Figure 13b and Figure 13c depict timing diagrams which illustrate the relationships between timing and control signals in the IDCT system of a preferred embodiment;

Figure 14a and Figure 14b taken together are a block diagram of a common processing circuit in the IDCT system for ease of explanation, these figures are referred to collectively as Figure 14;

Figure 15a, Figure 15b, Figure 15c and Figure 15d taken together are a block diagram of a post-processing circuit which corresponds to another main component of the system and are referred collectively as Figure 15: Figure 16 is a block diagram, in accordance with the present inven-

10 Figure 16 is a block diagram, in accordance with the present invention illustrating an IDCT having a twin data stream, a transpose RAM and an improved buffer,

Figure 17 is a block diagram showing in further detail the 1-D IDCT system shown in Figure 16;

15 Figure 18 is a block diagram showing greater detail of the transform system as shown in Figure 17;

Figure 19 is a block diagram showing in greater detail the input buffer shown in Figure 18;

Figure 20 is a simplified block diagram of a pre-processing circuit
"PREC", in accordance with the present invention;

Figure 21 is a block diagram illustrating a common processing circuit "CBLK" found in the IDCT;

Figure 22 is a block diagram of a post-processing circuit "POSTC". Figure 23 is another illustration of the post-processing circuit shown

25 in Figure 22;
Figure 24 is a block diagram depicting a round and saturate block, in

accordance with the present invention; Figure 25 is a block diagram of an output buffer in the present

invention;
Figure 26 is a block diagram of a control shift register, in accordance

30

35

with the present invention; Figure 27 is a block diagram of a control shift register decode in the

present invention;
Figure 28 depicts a control shift register and an input control buffer,
Figure 29 Mustrates a control orcuit for a T2 data stream;

Figure 30 shows data in a counter for a T1 data stream;

Figure 31 depicts data in a counter for a T2 data stream in the present invention;

Figure 32 is a timing diagram showing the initialization of the IDCT and associated circuitry

Figure 33 is a timing diagram showing the interleaving of T1 and T2

data; Figure 34 is a timing diagram illustrating slippage and recovery of T2

data:

Figure 35 is a timing diagram depicting a flushing operation of the

10 IDCT and associated circuitry in the present invention:

Figure 35 illustrates start-up of the system, in accordance with the present invention;

Figure 37 depicts slippage and recovery in the early stages of interleaving T1 and T2 data;

Figure 38 illustrates another preferred embodiment of the IDCT system shown in Figures 16 through 37;

15

25

Figure 39 shows MPEG information streams being demultiplexed, in accordance with the present invention, into elementary streams containing data and timestamp information;

20 Figure 40 depicts a first embodiment of an elementary stream timestamp error determination and time synchronization system, in accordence with the present invention;

Figure 41 illustrates a second embodiment of an elementary stream timestamp error determination and time synchronization system, in accordance with the present invention;

Figure 42 shows a third embodiment of an elementary stream timestamp error determination and time synchronization system, in accordance with the present invention;

Figure 43 depicts a first embodiment of a video timestamp error

30 determination and time synchronization system, in accordance with the present invention:

Figure 44 illustrates a second embodiment of a video timestamp error determination and time synchronization system, in accordance with the present invention;

35 Figure 45 shows the second embodiment of a video timestamp error determination and time synchronization system as shown in Figure 44 and operating at 30Hz;

Figure 46 shows timestamp information flow through the system of the present invention;

Figure 47 is a block diagram illustrating synchronization time information being processed by a microprogrammable state machine;

5 Figure 48 is a block diagram illustrating a first preferred embodiment of the present invention;

Figure 49 is another block diagram illustrating the first preferred embodiment of the present invention;

Figure 50 depicts a second preferred embodiment of the present to invention:

Figure 51 illustrates a detailed method of addressing used by the second preferred embodiment, in accordance with the present invention; Figure 52 is a block diagram showing an apparatus for decoding

Huffman VLCs, in accordance with the present invention; Figure 53 is a schematic diagram showing the overall structure of

15

the parallel huffman decoder of the present invention; Figure 54 is a schematic diagram illustrating a ROM adapted for

decoding parallel huffman codes;
Figure 55 illustrates a first embodiment of a ROM adapted for decoding parallel huffman codes;

Figure 56 illustrates a second embodiment of a ROM adapted for decoding parallel huffman codes;

Figure 57 depicts a third embodiment of a ROM adapted for decoding parallel huffman codes;

25 Figure 58 is a block diagram illustrating the primary system component of one embodiment of the present invention;

Figure 59 is a block diagram depicting the start code detector of the present invention;

Figure 60 is a block diagram showing the parser of the present 30 invention:

Figure 61 is a block diagram depicting the primary components of the spatial processing circuitry of the present invention;

Figure 62 is a block diagram illustrating the display circuitry, in accordance with the present invention;

35 Figure 63 illustrates one embodiment of timestamp management, in accordance with the present invention;

.

Figure 64 shows another embodiment of timestamp management in the present invention;

Figure 65 is a block diagram depicting the hardware components of the system of the present Invention;

Figure 66 is a block diagram providing an overview of the system components of the microcontroller of the present invention;

5

15

Figure 67 is a simplified diagram illustrating the Arithmetic core of the present invention;

Figure 68 Illustrates the ALU of the present invention;

10 Figure 59 depicts a register file, in accordance with the present invention;
Figure 70 illustrates the writing to independent bus registers in the

Figure 70 illustrates the witting to independent bus registers in the present invention;

Figure 71 illustrates frame-based prediction wherein vector 1] = 0

and vector[0] = 0;
Figure 72 depicts frame-based prediction wherein vector[1] = 0 and

 Figure 72 depicts frame-based prediction wherein vector[1] = 0 and vector[0] = 1;

Figure 73 shows frame-based prediction wherein vector[1] = 1 and vector[0] = 0;

20 Figure 74 illustrates frame-based prediction wherein vector[1] = 1 and vector[0] = 1;

Figure 75 depicts field-based prediction wherein motion vertical_field_select = 0 and vector[0] = 0;

Figure 76 illustrates field-based prediction wherein

25 motion_vertical_field_select = 0 and vector[0] = 1; Figure 77 similarly litustrates field-based prediction wherein

motion_vertical_field_select = 1 and vector[0] = 0; Figure 78 shows field-based prediction wherein

Figure 78 shows field-based prediction wherein motion_vertical_field_select = 1 and vector[0] = 1;

30 Figure 79 shows field-based prediction in frame pictures wherein motion_vertical_field_select = 0 and vector[0] = 0;

Figure 80 illustrates the prediction of Figure 79 wherein motion_vertical_field_select = 0 and vector[0] = 1;

Figure 81 shows the prediction mode of Figure 79 wherain

35 motion_vertical_field_select = 1 and vector[0] = 0;
Figure 82 shows the prediction mode of Figure 79 wherein both motion_vertical_field_select and vector[0] = 1;

Figure 83 illustrates an additional mode of prediction filtering;

Figure 84 shows still another prediction mode;

Figure 85 illustrates yet another prediction mode, in accordance with the present invention;

5 Figure 86 shows another prediction mode of the present invention; Figure 87 is a block diagram illustrating the organization of the

various system components of the display system of the present invention; Figure 88 depicts a 4:3 filtering operation;

Figure 89 depicts a 3:2 filtering operation;

15

25

10 Figure 90 Illustrates a 2:1 filtering operation of the present invention;

Figure 91 shows a three tap filter used in the present invention;

Figure 92 illustrates the repetition of erroneous pels; Figure 93 depicts the filed_ld signal of the present invention;

Figure 94 shows the horizontal timing points (cycles), in accordance with the present invention;

* Figure 95 illustrates the PAL vertical timing at 625 lines per field, in

accordance with the present invention;
Figure 96 itlustrates the NTSCV vertical timing at 525 lines per field, in accordance with the present invention;

20 Figure 97 shows a horizontal counting machine, in accordance with

the present invention;
Figure 98 illustrates border generation in the present invention;

Figure 99 depicts picture cropping, in accordance with the present invention;

Figure 100 is a block diagram illustrating the present invention as a chip;

Figure 101 illustrates the sysclock requirements of the present invention:

Figure 102 depicts the two-wire protocol on a coded data interface, in accordance with the present invention;

Figure 103 shows a DATA token of the present invention;

Figure 104 shows a FLUSH token of the present invention;

Figure 105 illustrates the timing of the coded data interface;

Figure 106 depicts using non-even mark-space ratio CDCLOCK, In accordance with the present invention;

Figure 107 shows output timing in 16 bit mode in the present invention:

Figure 108 illustrates output timing in 8 bit mode in the present invention:

Figure 109 shows the fiming of the video output interface in the present invention;

Figure 110 depicts video output mode signals, in accordance with the present invention;

Figure 111 shows horizontal timing in the present invention;

Figure 112 shows the vertical timing for a 525 line system; Figure 113 depicts the vertical timing for a 625 line system;

Figure 114 illustrates the sync and blanking signals for a 525 line

system, in accordance with the present invention; Figure 115 shows the sync and blanking signals for a 625 line

10

25

system, in accordance with the present invention;
Figure 116 illustrates a zero SDRAM connection configuration in the

present invention;

* Figure 117 shows one SDRAM connection configuration in the present invention;

Figure 116 depicts a two SDRAM connection configuration, in accordance with the present invention;

20 Figure 119 illustrates a three SDRAM connection configuration

Figure 120 is a flow chart depicting the flag_picture_end operation, in accordance with the present invention;
Figure 121 is a flow chart showing the start_code_search operation,

In accordance with the present invention;
Figure 122 shows timestamp modification, in accordance with the

present invention

Figure 123 illustrates the read timing for the microprocessor inter-

face; and Figure 124 shows the write timing for the microprocessor interface.

Figure 124 shows the write timing for the microprocessor interface.

30 In the ensuing description of the practice of the invention, the following terms are frequently used and are generally defined by the following glossary:

GLOSSARY

- BLOCK: An 8-row by 8-column matrix of pels, or 64 DCT coefficients (source, quantized or dequantized).
- CHROMINANCE (COMPONENT): A matrix, block or single pel representing one of the two color difference signals related to the primary colors in the manner defined in the bit stream. The symbols used for the color difference
 - signals are Cr and Cb.
 CODED REPRESENTATION: A data element as represented in its encoded form.
- 10 CODED VIDEO BIT STREAM: A coded representation of a series of one or more pictures as defined in this specification.
 - CODED ORDER: The order in which the pictures are transmitted and decoded. This order is not necessarily the same as the display order. COMPONENT: A matrix, block or single pel from one of the three matrices
 - 6 (luminance and two chrominance) that make up a picture. COMPRESSION: Reduction in the number of bits used to represent an item
 - DECODER: An embodiment of a decoding process.

 DECODING (PROCESS): The process defined in this specification that reads
- 20 an input coded bitstream and produces decoded pictures or audio samples. DISPLAY ORDER: The order in which the decoded pictures are displayed. Typically, this is the same order in which they were presented at the input of the encoder.
- ENCODING (PROCESS): A process, not specified in this specification, that reads a stream of input pictures or audio samples and produces a valid coded bilstream as defined in this specification.
 - INTRA CODING: Coding of a macroblock or picture that uses information only from that macroblock or picture.
 - LUMINANCE (COMPONENT): A matrix, block or single pel representing a monochrome representation of the signal and related to the primary colors in the manner defined in the bit stream. The symbol used for luminance is V. MACROBLOCK: The four 8 by 8 blocks of luminance data and the two (for 4:2:2 chroma formal) four (for 4:2:2 chroma formal) or eight (for 4:4:4 chroma formal) corresponding 8 by 8 blocks of chrominance data coming from a 16 by 35 16 section of the luminance component of the picture. Macroblock is sometimes used to refer to the pel data and sometimes to the coded representations.

of the pel values and other data elements defined in the macroblock header of

the syntax defined in this part of this specification. To one of ordinary skill in the art, the usage is clear from the context.

MOTION COMPENSATION: The use of motion vectors to improve the efficiency of the prediction of pel values. The prediction uses motion vectors to provide offsets into the past and/or future reference pictures containing

- 5 to provide offsets into the past and/or rudus interests consuming previously decoded pel values that are used to form the prediction error signal.
- MOTION VECTOR: A two-dimensional vector used for motion compensation that provides an offset from the coordinate position in the current picture to the coordinates in a reference picture.
 - NON-INTRA CODING: Coding of a macroblock or picture that uses information both from itself and from macroblocks and pictures occurring at other times.
 - PEL: Picture element.

25

- 15 PICTURE: Source, coded or reconstructed image data. A source or reconstructed picture consists of three rectangular matrices of 8-bit numbers representing the luminance and two chrominance signals. For progressive video, a picture is identical to a frame, while for interfaced video, a picture can refer to a frame, or the top field or the bottom field of the trame depending on
- 20 the context. PREDICTION: The use of a predictor to provide an estimate of the pel value or date element currently being decoded.
 - RECONFIGURABLE PROCESS STAGE (RPS): A stage, which in response to a recognized token, reconfigures itself to perform various operations. SLICE: A series of macroblocks.
 - TOKEN: A universal adaptation unit in the form of an interactive interfacing messenger package for control and/or data functions.

 START CODES [SYSTEM AND VIDEO]: 32-bit codes embedded in a coded
- bitstream that are unique. They are used for several purposes including dentifying some of the structures in the coding syntax.

 VARIABLE LENGTH CODING; VLC: A reversible procedure for coding that
 - assigns shorter code-words to frequent events and longer code-words to less frequent events.
- VIDEO SEQUENCE: A series of one or more pictures:

 35 Briefly, and in general terms, the present invention provides a new and improved method and apparatus particularly adapted for use in a two-wire pipeline system having various control and DATA tokens. The major ele-

ments of the system may include a Start Code Detector, a Video Parser incorporating a Huffman Decoder and a Microprogrammable State Machine (MSM), an Inverse Discrete Cosine Transform (DCT), a synchronous DRAM controller with an associated address generation unit, appropriate prediction circuitry and display circuitry which includes upsampling and video timing ceneration.

More importantly, various embodiments of the invention may include an MPEG Méco decompression method and apparatus utilizing a plurality of stages that connected by a two-wire interface arranged as a pipeline processing machine. Control tokens and DATA Tokens pass over the singlis two-wire interface for carrying both control and data in token format. A token decoder circuit is positioned in certain of the stages for recognizing certain of the tokens as control tokens along the pipeline. Reconfiguration processing circuits are positioned in selected stages and are responsive to a recognized control token for reconfiguring auch stage to handle an identified DATA Token. A wide variety of unique supporting subsystem circuity and processing techniques are disclosed for implementing the system, including memory addressing, transforming data using a common processing block, time synchronization, asynchronous swing buffering, storing of video information, a parallel Hittiman decoder, and the Biles.

By way of example, and not necessarily by way of limitation, the present invention may include among its various features an apparatus for synchronizing time having, a time stamp for determining presentation time, a clock reference for initializing system time in a first circuit, a first time counter in communication with the clock reference for keeping system time in a first circuit and a second time counter initialized by the clock reference in a second circuit synchronized with the first time counter, for keeping a local copy of the system time and for determining the presentation timing error between the local copy of system time and system time by comparing the time stamp to the second time counter. It further includes an apparatus for synchronizing a system decoder and a video decoder using a time stamp for determining display time, a clock reference for inItializing system time in the system decoder, a first time counter in communication with the clock reference for keeping system time in the system decoder and a second time counter initialized by the clock reference in the video decoder synchronized with the first time counter, for keeping a local copy of system time and for determining

25

the display timing error between the local copy of system time and system time by comparing the time stamp to the second time counter.

Still another embodiment of the invention includes an apparatus for initiation system time in the first circuit, and a second circuit using a clock reference for initiations system time in the first circuit, a first circuit having a time counter in communication with the clock reference for keeping system time, a first elementary stream time counter in the first circuit for providing elementary stream time. The first circuit is adapted to receive a time stamp, and the first circuit generates synchronization time by adding elementary stream time to the time stamp and subtracting system time. The second circuit is adapted to receive synchronization time from the first circuit and hea a second elementary stream time counter in year countering and the first elementary stream time counter for providing a local copy of the elementary stream time and to determining a timing error between the system time and the time stamp by comparing synchronization time to the local copy of elementary stream time. In this way, the clock reference signal does not have to be passed directly to the second circuit in order to determine termine our.

nizing a first circuit and a second circuit has a clock reference for initializing system time is the first circuit. The first circuit has a time counter in communication with the clock reference for keeping system time, and a first Video time counter for providing video decoding time. The first circuit is adapted to receive a video time stamp and subtracting system time. The second circuit is adapted to receive synchronization with the first video time counter for synchronization with the first video time counter in synchronization with the first video time counter in synchronization with the first video time counter for providing a local copy of video decoding time and for determining a timing error between system time and the video time stamp by comparing synchronization with the the local copy of video decoding time. Accordingly, the clock reference signal close not have to be passed directly to the second circuit in order to determine the fining error.

In another embodiment of the invention, an apperatus for synchro-

The present invention also includes a method for providing timing information by providing a video data stream having a time stamp carried in packet header wherein the time stamp refers to the first picture in the packet of data. In the next step a register is provided having a flag used to indicate valid time stamp information which is taken from the packet header and placed into the register. Next, the time stamp is removed from the video data stream and placed in the register. Next, the method encounters a picture

••

start and subsequently examines the status of the register to determine if valid time starmp information is contained in the register by checking the flag status. A time stamp is penerated in response to the picture start if the flag indicates valid time stamp information is contained in the register and then the time stamp is inserted back into the data stream. Another embodiment of the invention includes an apparatus described above wherein the elementary stream time counters are restricted to 16 bits. Litewise, there is an apparatus as described above, wherein the second elementary stream decounter is certified. The second elementary stream decoder is restricted to 16 bits. Furthermore, there is an apparatus as described above wherein the synchronizedon time is restricted to 16 bits. Furthermore, there is an apparatus as described above wherein the synchronizedon time is restricted to 16 bits. Furthermore, there is an apparatus as described above wherein the synchronizedon time is restricted to 16 bits for controlling the elementary stream decoder.

The present invention also has a process for decoding video and for determining display time errors against a threshold value. It then parses video data into tokens for further processing, determining if a time stamp token is indicated, comparing the time stamp token to a video time, and generates a compared value to determine an indicated or fitting error. Next, it determines whether the compared value, when compared against a threshold value, is within acceptable parameters when a timing error is indicated and indicates when the compared value is outside acceptable parameters.

An atternative embodiment of the invention includes an apparatus for using a system decoder and a video decoder. The system decoder is adapted to accept MPEG system streams and demultiplexing video data and the video time stamp from the stream. The system decoder has a first time counter representative of system time. The video decoder accepts the video data and the video time stamp, and has a second time counter in synchronization with the first time counter. The video decoder also has a decoder buffer for accepting the video data at a substantially constant rate and outputting the video data at a varying rate and for passing a video time stamp. The video decoder while decoding a picture from the video data also com-- 30 pares the video time stamp for the decoded picture with the second time counter to determine the appropriate display time. There is also a method for determining a timing error between a first circuit and a second circuit by providing the first circuit with a system time (SY), a time stamp (TS), and an elementary stream time (ET), obtaining synchronization time (X) by using the elementary stream time (ET), the time stamp (TS), and the system time (SY), in accordance with the equation X=ET + TS-SY, providing synchronization

time (X) to the second circuit and generating a synchronized elementary stream time (ET2) and obtaining a timing error by using synchronized time (X) and in accordance with the equation ET2-X. Hence, the first circuit can be time synchronized with the second circuit without passing system time to the second circuit.

Another method for determining a timing error between a first circuit and a second circuit has the following steps: providing the first circuit with a time stamp (TS), and an initial time (TI), obtaining a synchronization time (X) by using the time stamp (TS) and the initial time (TI), in accordance with the equation, X=TS-1, providing synchronization time (X) to the second circuit and periorating a synchronization time (X) and in accordance with the equation ET-X. In this way, the first circuit can be time synchronized with the second circuit without passing system time to the second circuit.

Sill another method for determining a timing error between a first oircuit and a second circuit includes the following steps: providing the first circuit with a system time (SY), a video time stamp (VTS), and a video decoding time (VT), betaining synchronization time (X) by using the video decoding time (VT), he video time stamp (VTS) and the system time (SY), in accordance with the equation X=VT=VTS=XY, providing synchronization time (X) to the second circuit and generating a video decoding time (VTI) in the second circuit which is synchronized to the video decoding time (VTI) in the first circuit, and obtaining a time error by using synchronized time (X) and in accordance with the equation VTSZ=X, coordingly, the first circuit, and the video decoding time (VTI) are second circuit without passing system time to the second circuit without passing system time to the second circuit.

In accordance with the present Invention, the perallel Huffman decoder holeck will decode MPEG Huffman coded Variable Length Codes (VLCs) and Fixed Length Codes (FLCs), and pass through tokens under the control of the parser microprogrammable state Machine (MSM), and can sustain a hist broughput.

In one embodiment of the invention a code lookup technique is employed to decode Huffman codes to achieve performence requirements and to handle the second MPEG-2 transionn coefficient table which is irregular or non-canonical in nature. Practice of the invention also facilitates decoding certain more complex components from the stream in a single cycle without the assistance of an external contoler. Examples of such complex components are Escape-coded coefficients, Intra-DC values and Motion Vector deltas, all of which are present in the stream as combined VLC/FLC components.

To decode a VLC, input is first loaded into the two input data 5 registers handling most significant and least significant data. A selector is used to align the beginning of the next VLC with the ROM input. Hence, for a very first VLC, the selector outputs the top 28 bits of its 59-bit input and the top 16 bits of these are passed to a Huffman Code ROM. For subsequent VLCs, the selector effectively shifts the input according to the total count of bits decoded thus far. the count is maintained by adding the size of each VLC, as it is decoded, to a running total. The various word widths are a result of the maximum coded size which can be decoded, which is the 28-bit MPEG-1 Escape Coded Coefficient, and the maximum VLC size which is 16 bits (DCT coefficient tables).

The "table select" input is used to select between the various 15 different Huffman code tables required by MPEG.

The ROM has addresses which are controlled with a selector/shifter. The ROM performs a VLC table index calculation, followed by the index-todata operation that yields decoded data.

The index calculation is a content addressable memory (CAM) 20 operation with "don't care" matching implemented to handle the Huffman codes which form the presented data. Since the index generation is performed in a look-up manner (rather than algorithmically) there is no restriction to handling tables which are canonical.

25

30

The ROM address of the present invention is in two fields. The larger field is the bit-pattern to be decoded, and the smaller field selects which Huffman code table is to be examined. In addition to the complete MPEG code tables, the ROM also has entries to identify Illegal VLC patterns, which exist for some code tables.

In another embodiment of the invention, a procedure is used for providing a word with fixed width, having a fixed number of bits to be used for addressing variable width data, and having a width defining field and address field. There is also a procedure for addressing memory with a fixed width word, having a fixed number of bits, to be used for addressing data and 35 having a substitution field and an address field, and an apparatus for addressing memory, including a state machine and an arithmetic core.

The procedure for addressing memory is characterized by providing a fixed width word having a predetermined fixed number of bits to be used for addressing variable width data, defining the fixed width word with a width defining field and an address field, providing the width defining field with at 5 least one bit to serve as the termination marker, defining the address field with a plurality of bits defining the address of data, varying the size of bits in the address field in inverse relation to the size of the variable width data, varying the number of bits in the width defining field in direct relation to the size of the veriable width data, and maintaining a fixed width word for addressing variable width data while varying the width of the width defining field and the address field.

10

20

The procedure for addressing memory may also include defining the address field with a plurality of bits defining the address of the data, defining a variable width substitution field with a least one substitution bit, the substitution field having at least one bit to serve as a termination marker between the address field and the substitution field, using the substitution field to indicate substituted bits from a separate addressing source, and maintaining a fixed width word for addressing variable width data while inversely varying the width of the address field and the width of the substitution field.

In accordance with the invention, a process for addressing variable width data in a memory may be characterized by providing a memory having words of predetermined width and composed of partial words, rotating the partial word to be accessed to a least significant bit justification, extending the remaining part of the word so that the accessed word will be recognized as a partial word, restoring the remaining part of the word, and rotating the word until the partial word is restored to its original position.

The invention may also include a method and apparatus for addressing memory wherein a word is provided with fixed width, having a fixed number of bits to be used for addressing variable width data, and having a 30 width defining field and address field. In addition, a procedure for addressing memory with a fixed width word, having a fixed number of bits, to be used for addressing data and having a substitution field and an address field, may be used.

The invention may also include a method of accessing from RAM a number M of words that is less than the predetermined fixed burst length N of the RAM, the RAM including an enable line that selectably enables and

20

30

35

disables reading from and writing to the RAM, the method comprising the steps of:

ordering N words to be read from or written to the RAM; determining when M words have been read from or written to the RAM, M being less than N; and

disabling the RAM upon determining M words had been read from or written to the RAM.

The invention may also include a method of accessing Dynamic Rendom Access Memory (DRAM) to store and retrieve data words associated with a two dimensional knage, the DRAM including two separate banks, each tank being capable of operating a page mode to read and write the data words, the two dimensional irrange being regarders in a two dimensional grid pattern of cells, each cell containing an M by N matrix of pixels, and the words associated with each ead occupying one page or less of a bank, the method

- comprising the steps of:

 (a) assigning each cell a particular one of the two banks so that all data words associated with that particular cell are read from and written to one particular page of that particular bank, the assignment or banks to calls being done such that each cell is associated with a different bank than any bordering cell which is also either in the same row or in the same column;
 - (b) reading the data words associated with a cell that is composed of a matrix of pixels, and that is not aligned with the two dimensional grid pattern, but that is aligned with pixels in cells in the two dimensional grid pattern.
 - identifying which cells in the two dimensional grid pattern contain data words associated with the unaligned cell;
 - (d) reeding, from the first bank of DRAM, the data words associated with one of the cells in the grid pattern identified as containing data words associated with the unaligned cell;
 - (e) reading, from the second bank of DRAM, the data words associated with another of the cells in the grid pattern identified as containing data words associated with the unaligned
 - (f) repeating steps (d) and (e) until all the data words associated with the unaligned cell have been read.

10

10

The invention may also provide a RAM interface for connecting a bus to RAM wherein a separate address generator generates the addresses the RAM interface needs to address the RAM. The address generator communicates with the RAM interface via a two-wire interface.

The invention may also include a method to control the buffering of encoded video data organized as frames or fields. This method involves determining the plature number of each incoming decoded frame, determining the expected presentation number at any time and marking any buffer as ready when its picture number is on or after the presentation number.

Accordingly, those concerned with the design, development, and utilization of systems for decoding video data have long recognized the nead for enhanced performance as accomplished by the various features of the present invention. Other objects and advantages of the present invention will become apparent from the following more detailed description taken in conjunction with the accompanying drawings.

DETAILED DESCRIPTIONS

The forthcoming "Detailed Description of the Invention" contains the following Sections:

1) Detailed Description of the Invention for Memory Address-

5 lng

10

Variable Length Fields Within a Fixed Width Word
Using Fixed Width Word with Variable Length Fields to Perform
Address Substitution
Addressing Variable Width Data with a Fixed Width Word

Addressing Variable Width Data With a Fixed Width Wo Microcodable State Machine Structure

- Arithmetic Core

 2) Detailed Description of the Invention for Transforming Data using a Common Processing Block
- Theoretical Background of the invention
- 15 3) Detailed Description of Invention for Time Synchronization
 - Detailed Description of the Invention for Asynchronous Swing Buffering
- 20 5) Detailed Description of the Invention for Storing Video Information
 6) Detailed Description of the Invention for a Parallel Huffman

6) Detailed Description of the Invention for a Parallel Humman Decoder

The Huffman Code ROM
25 Maximizing Throughpul
FLCs and Tokens

7) MORE DETAILED DESCRIPTION

Implementation

DETAILED DESCRIPTION OF THE INVENTION As an introduction to the lituatrative embodiment(s) of the most general features of the invention, and reterring more particularly to Figure 1 of the drawings, the data flow through the preferred embodiment 200 of the threat on the shown. The embodiment of the present invention is preferrably implemented using a two-wire pipeline system having various control and DATA tokens. The major elements of the system are a Selter Code Detector 201, a Video Prarez 202 incorporating a Huffman Decoder 203 and a Microprogrammable State Machine (MSM) 204, an inverse Discrete CoshelTransform (ICCT) 205, a synthenionus DFAM controller 200 with an associated address generation unit 207, appropriate prediction circuity 208 and delipsy circuity 208 which houldess upsampling 210 and 211 and video thring generation 212.

This application relates to similar subject matter disclosed in British Patent Application number 9465914.4 entitled "Video Decompression" filed on March 24, 1994, by Discovision Associates, and the latter application is specifically incorporated by reference in this application.

In accordance with the above, specific aspects, features and subsystem areas of the present invention will be referred to in greater detail below. In the drawings, like reference numerals benche like or corresponding parts throughout the various drawings and figures.

20

Detailed Description of the Invention for Memory Addressing in accordance with the present invention, a method and apparatus for addressing memory is described herein. In particular, the present invention provides provides for deferring variable width bit fields with fixed width words. More particularly, the present invention provides a method of addressing variable width data with a fixed width word. In various forms of the embodiment, variable bit field is used to specify bits to be substituted into the word or to specify an unused portion of the word in addressing variable width data will a fixed width word. In addition, the system of the present invention includes a microcodable state mechine having an affirmete core.

The microcodable state machine is Intended to be used for solving design problems where there is a need for versatile and/or complication calculations. Examples of such designs include address generation, stream parsing and decoding, and filter tap coefficient calculations. In this regard, the addressing must cope with two different-features: (1) variable length activesses to access varying width portions of words and (2) address substitution. In the present invention, a RAM having a 64 x 32 bit configuration can

be addressed in partial words having 64 x 32 bit, 128 x 16 bit, 256 x 8 bit, 512 x 4 bit, 1024 x 2 bit, or 2048 x 1 bit formats.

Variable Length Fields Within a Fixed Width Word

In many applications, it is useful to define variable portions of a word (to be known as fields) for actions such as substitution, variable width data addressing, or the constriction of other parts of the word. The conventional method for defining variable portions of words is to have an additional word (or words) which specify the width of the field (or fields) within the word. In accordance with the present invention, a method for encoding this information within the word theaff is described. The present method has the advantages of savings bits in the overall definition of the word, simplifying decoding of the encoded word and providing a more intuitive view of what has been encoded. Furthermore, this encoding method is applicable if the variable width fields are most or least significant bit justified within the word.

Accordingly, Table 1 shows two examples of variable width fields (market "F") that are least significant bit justified defined within an eight bit word. A "w" marks other potential fields of these words.

Table 1

								_	_
20	Bit number (hex)	7	6	5	4	3	2	1	0
	Fixed word	w	w	w	F	F	F	F	F
		w	w	w	w	w	w	F	F

30

Table 2 shows the conventional method of encoding the fields shown in Table 1 using sufficient additional bits to specify the maximum width of the field in binary. (Bits marked "x are "don't care", i.e., their value is of no consequence. This method is clearly inefficient in its use of bits and, furthermore, provides a less intuitive form than that described in the present invention.

Table 2

											_
Bit number (hex)	7	6	5	4	3	2	1	0	Fie	fine	
Fixed word	w	w	w	×	×	×	x	×	1	0	1
	w	w	w	w	w	w	×	×	0	1	0

35 The new method, in accordance with the present invention, defines the field within the word. This method defines the field by using a continuation marker and a termination marker. The field is specified, from one end of the field, as

a series of continuation markers followed by a termination marker. In the case of a zero longth field, however, only a termination marker is provided at the end of the word. Both the continuation marker and the termination marker are single bits, and they must be complementary. In addition, the field must be justified to either end of the word. Accordingly, the method of the present invertion for encoding fields requires a width of only one bit extra over the orbital word width.

As shown in Table 3, the encoding of the fields shown in the Table
1, in accordance with the new method, is depicted. In this example, the
continuation marker is "1" and the termination marker is "0". The field in this
example is least significant bit justified.

Table 3

15

20

25

35

Bit number (hex)	7	6	5	4	3	2	1	0	
Fixed word	-	w	w	0	1	1	1	1	1
Continuation marker = 1;	\vdash								
Termination marker = 0.	w	w	w	w	w	w	٩	י ו	٦.

Therefore, the advantages of the encoding method, in accordance with the present invention, are:

- A reduction in the number of bits needed in the encoding.
 - A simplification in the decoding process is required since the need for a "x to 1 of " decode of the "field define" shown in Table 1-2 that would normally be required is inherent in the encoding which is already in the form of 1 of 2"; and
- The encoding is in a more intuitive form allowing the field defined to be more easily identified.

Furthermore, the use of this encoding method of the present invention can also be used such that the termination marker and the continuation marker are inverted to provide that the encoding of Table 3 resembles that of Table 4.

30 Hence, the use of "1" or "0" is used interchangeably throughout this application.

Table 4

Bit number (hex)	7	6	5 -	4	3	2	1	0	
Fixed word Continuation marker = 1;	w	~	*	1	٥	0	0	0	٥
Termination marker = 0.	w	w	w	w	w	w	1	0	٥

As previously identified, the field encoded must be justified to either end of the word. Table 5 illustrates most significant justified fields, i.e., these are encoded in a similar way to least significant big system defed sexcept that the faild reaches from the most significant bit (thereinafter MSS) towards the least significant bit (thereinafter "LSS") up to and including the first termination marker. The encoding of the fields shown in Table 5 are shown in Table 6.

Table 5

10

15

Table 6

Bit number (hex)		7	6	5	4	3	2	1	0
Fixed word	1	1	1	1	1	0	w	w	w
Continuation marker = 1; Termination marker = 0.	1	1	0	w	w	w	w	w	w

Moreover, fields may be encoded from the least significant and most significent ends of the word simultaneously. For example, the two fields shown in Table 7 may be encoded as in Table 6, with the addition of just one bit for each field as described previously.

Table 7

1 abic /								
Bit number (hex)	7	6 5 4 3 2 1 0 F F F W W F F						
Fixed word	F	F	F	F	w	w	F '	F
		L		w	F	£	F	F

Table 8

					_		_	_	_	
Bit number (hex)		7	6	5	4	3	2	1	0	
Fixed word	1	1	1	1	0	w	w	٥	1	1
Continuation marker = 1; Termination marker = 0.	0	w.	w	w	w	٥	1	1	1	1

Using a Fixed Width Word with Variable Length Fields to Perform Address Substitution

There are cituations in which it is useful to substitute part of a memory address by another value. In this way it is possible to construct a data dependent address. The encoding method of the present invention can be applied to the addresses of a memory to specify what portion of the address is to be substituted. If a least significant bill substituted value length field is used in the address, a substitution field can be defined. For example, a 12 bit address to the substitution of the destination of

Table 9: Address substitution

No. Bits substi- tuted	В	A	9	8	7	6	ē	4	3	2	1	۰	L
0	В	a	8	e	9		3			4			1
1	а	a		a	8	0	a	8	8	В	В	0	1
2	a	а		a		a	ā	a	8	8	0	1	1
3	а	a	а	s	a	3	а	a	2	0	1	1	Ŀ
4	a	а	8	3	а	8	а	3	0	1	1	1	1
5	a	a	a	2	a	а	9	0	1	1	1	1	1
6	a	8	a	а	a	а	0	1	1	1	1	1	1
7	а	В	a	2	8	0	1	1	1	1	1	1	1
В	2	а	а	8	0	1	1	1	1	1	1	1	1
0	2	2	а	٥	1	1	1	1	1	1	1	1	1
10	a	a	0	1	1	1	1	1	1	1	1	1	1
11	8	0	1	1	1	1	1	1	1	1	1	1	ŀ
12	0	1	1	1	11	1	1	11	1	1	1	1	Ţ

2

30

Addressino Variable Width Data with a Fixed Width Word
One embodiment of the present invention is for addressing a memory which
can be accessed at its full width on it? widths up to its full width (these
amilier words are called partial words). Hence, it will be shown how the
variable field encoding of the present invention can be used to address this
memory and to index those addresses into the memory.

To access a 64 x 32 bit Register file in widths of 32, 16, 8, 4, 2 and 1 bit requires different lengths of address, i.e., the implumentation of this embodiment is a 64 x 32 bit memory which can be accessed as 64 x 32 bits, or 2048 x 1 bit. 128 x 16 bits, 256 x 6 bits, 512 x 4 bits, 1024 x 2 bits, or 2048 x 1 bit. It is seen that 5 bits are required to address one of the 64 x 32 bit locations, while 12 bits are required to address one of the 2048 x 1 bit locations. Hence, the addresses can be of variable length and, in fact, the width of the address precifies the address format of the memory. Accordingly, the address can be defined within a fixed word width by using a most significant justified variable width field which constricts the address and defines is width. This is illustrated in Table 10.

Table 10: Variable width addressing

20

25

		_	_		-	-				-		<u> </u>
Data Width		Α	8	8	7	5	5	4	2	4	1	١
1	1	2	8	9	a	8	а	8	8	8	8	8
2	0	1	2	2	а	а	8	а	a	а	a	a
4	0	0	1	3		2	8	а	8	a	а	a
8	0	0	٥	1	2	•	a	8	8	a	8	a
16	0	0	0	0	1	9		a	a	2	8	2
32	0	0	0	0	0	1	a	9	8	9	1 2	a

To allow indexing of the address, a portion of it can be substituted using the same method described previously for address substitution. The substitution portion (or field) of the address can be defined by a least eignificant bit justified variable length field (The confinuation marker "1"; termination marker "0") that is superimposed on top of those shown in Table 10. Using an address of an eight bit word, as an example, Table 11 shows how to define the number of the least significant bits to be substituted. The least significant bits to be substituted. The general case of a 55 Fixed width word for substitution is shown in Figure 2.

76

Table date Address substitution

Bits to be substituted		A	9	В	7	6	5	4	3	2	1	0	w
0	0	0	٥	1					8	a	9	3	0
1	0	0	0	1	a		2	۵	3	В	æ	0	1
2	0	0	0	1	8	a	8	8	8	a	0	1	1
3	0	0	0	1	2	a		4	a	0	1	1	1
4	D	0	0	1	а	a	2	2	0	1	1	1	1
Б	О	0	0	1	8	8	a	0	1	1	1	1	1
6	0	0	0	1	a		0	٦	1	1	1	1	1
7 -	0	0	0	1	2	0	1	1	1	1	1	1	Ī
8	10	6	0	1	0	1	1	1	1	1	1	1	T

In effect the substitute code is superimposed on top of the address that is already coded. From this coding, it can be seen that there are liberal addresses, most obviously 0x0000 and 0x3fff. In this case, a "0" must be in the bettom 9 bils to prevent substituting more than 8 bits and a "1" in the top 6 bits specifies an altowable access width. If one of these errors is detected, the access is undefined, but the Register file contents will not be affected. In secondance with the present invention, the system for addressing

and for accessing partial words in a register file is discussed below.

The conventional memory circuitry dictates that the memory must always be accessed at it full width. To achieve variable width accesses, a full c2b bij width word is read. This full word is roated until the partial word accessed is justified in the LSB. The upper parts of the word are extended to the full width and then output. Extending may encompass padding with zeros or ones, sign extending; using the sign bit of a sign-magnitude number as the new MSB or any similar conventional method. Extending its dependent on the memory of the memory, it is multiplexed back into the rotated full word, which is then rotated back and written into the array. Figure 3 shows these steps for the access of a 4 bit partial word is the just four bit word of the 32 bit word.

To access or read partial words, such as the highlighted four bit word shown in row "1 213 Figure 3, the full width word must be rotated to place the partial word at the LSB, as shown in row "2 '214. As shown in row "3 '215, the four bit word is extended to create a full 32 bit word. This word can now he accessed.

As shown in figure 3, a full width word that has been selected to be written back is truncated to the width of the original partial word which is multiplexed into the word shown in row "2-14. At the LSB position, this is shown in row "4" 216. The resulting word is trotated back in its original significance in the tread word, this is shown in row "5" 217. This full word can now be written back into the register file.

- The following list, therefore, summarizes the steps numbered in Figure
- Full word read from memory;

3:

- 10 2. 12 bit rotated right puts partial word into the LSB;
 - Extended to full word, then passed to output;
 - The inputted partial word is multiplexed into rotated full word from (2);
 and
 - 12 bit rotated left puts full word back to original state to be written.
 The above accesses suggests the data flow structure of the memory that is
- 15 The above accesses suggests the data flow structure of the memory that is shown in Figure 4. The numbers in the structure refer to the above text and to Figure 3. The memory address must be decoded to control the above structure.
 - It should be recognized that the MSB of arry width of address is at the same aignificance with reference to the memory. The top six bits of a decoded address are at 2b it word address, whereas the transholer is a bit address. Therefore, the stage of decoding (in parallel with the substrution) is to decode the address with defining variable field by detecting the position of the most significant termination marker. This allows the address to be MSB justified (shiftion in zeros at the LSB). The top is bits can be used directly as a 2b bit
 - word row address of the memory. The bottom five bits can be used to directly control both berriel shifters (as seen in Figure 4), because, for example, an original 32 bit address will always have a shift of 0b00000 (these having been shifted when the address was MSB justified). Smilarly, a 16 bit address can have a shift of 0b00000, i.e., 0 or 16 bit shift and a 1 bit address can have a shift of 0b00000, i.e., 0 or 16 bit shift and a 1 bit address can have a shift of 0b00000, i.e., 0 or 16 bit shift and a 1 bit address ran have a shift of 0b00000, i.e., 0 to 31 bit shifts. The extender and input multiplexer are controlled by the access width decode to mask out the output words and multiplex the input words an appropriate significance, respec-
- tively. The block diagram of the decode is shown in Figure 5. It can be seen that the decode of the two variable width fields for width and substitution can be done in parallel and independently.

Figure 2 illustrates an example of a fixed width word 13 bits long for addressing variable width data and substitution as shown in the bottom two rows. For these examples, an eight bit word would have been addressed at location 0b110lssss, where "ssss" is substituted from another address source.

Microcodable State Machine Structure

5

In accordance with the present invention, the substitution into a memory address and the variable width accessing of a memory have been brought together in the implementation of a microcodable state machine the structure of which is shown in Figure 6. The structure is one of a state machine 218 10 providing control of an arithmetic core 219 by way of a wide word of control signals called a microcode instruction. The arithmetic core 219, in turn, passes status flags and some data to the state machine 218.

The state machine 218, in accordance with the present invention. includes a memory containing a list of the microcode instructions. As with conventional microcodable state machines, it is capable of either proceeding through the list of microcode instructions contiguously or a jump can occur from one instruction to another. The jump address is in the form shown in Figure 7. The substituted value comes from the Arithmetic core 219 as shown in Figures 6 and 8. This allows the construction of "jump tables" within the microcode programs. Thus, if a jump is made with 3 bits substituted, for example, there are eight possible contiguous locations that may be jumped to, each dependent on the value from the arithmetic core, i.e., it has so become a programmable jump.

Arithmetic Core

The erithmetic core 219, as shown in Figure 8, includes a memory called a 25 register file 221, an Arthmetic and Logic unit (ALU) 222, an input port 223 and an output port 224. These components are connected via buses and multiplexers. As previously stated, these components, and the multiplexers defining their connections, are entirely controlled by the microcode instruction 30 Issued by the state machine 218. The ALU 222 and the ports 223 and 224 are conventional, however, the register file 221 is a memory which allows variable width indexed accesses. The addresses to the register file 221 is coded directly into the microcode instruction.

There are many advantages of using this method of addressing to the 35 register file. First, many locations in an application do not need to be the full width of the memory (32 bits in this case). Whitst it will cause no effect on the operation of the device to use a full width location, it is very wasteful of

memory locations. Minimizing the number of memory locations will minimize the amount of space used by the memory and, therefore, minimize the capacitive loading in the register file. This maximizes the speed of the register file. Second, the indexing combined with the variable width of memory scoessing allows the stepping through of locations of variable width. In the one bit case this allows an elegant implementation of long division and multibilization.

10

in summary, therefore, there is described a procedure for addressing

memory having the following steps: (1) providing a fixed width word having a predetermined fixed number of bits to be used for addressing variable width data; (2) defining the fixed width word with a width defining field and an address field providing the width defining field with at least one bit to serve as a termination marker; (3) defining the address field with a plurality of bits defining the address of the data; and (4) varying the size of bits in the address field in inverse relation to the size of the variable width data varying the number of bits in the width defining field in direct relation to the size of the variable width data and maintaining a fixed width word for addressing variable width data while varying the width of the width defining field and the address field. In addition, a procedure for addressing memory having the following steps is described; (1) providing a fixed width word having a predetermined fixed number of bits to be used for addressing data; (2) defining the fixed width word with an address field and a substitution field; (3) defining the address field with a plurality of bits defining the address of the data; (4) defining a variable width substitution field with at least one substitution bit. (5) the substitution field has at least one bit to serve as a termination marker between the address field and the substitution field; and (6) using the substitution field to indicate substituted bits from a separate addressing source and maintaining a fixed width word for addressing variable width data white inversely varying the width of the address field and the width of the substitution field. In addition, a process for addressing variable width data in a memory is described as having the following steps: (1) providing a memory having words of predetermined width and composed of partial words; (2) rotating the partial word to be accessed to a least significant bit justification; (3) extending the remaining part of the word so that the accessed word will be recognized as the partial word; and (4) restoring the remaining part of the word and rotating the word until the partial word is restored to its original position.

Detailed Description of the Invention for Transforming Data Using a Common Processing Block

This present embodiment, in accordance with the present invention, relates to a method for the transformation of signals from a frequency to a time representation, as well as a digital circuit arrangement for implementing the transformation.

It is a common goal in the area of telecommunications to increase both information content and transmission speed. Each communications medium, however, imposes a limitation on transmission speed, as does the hardware at the transmitting and receiving end that must process the transmitted signals. A telegraph wire is, for example, typically a much faster medium for transmitting information than the mail is, even though it might be faster to type and read a mailed document than to tap out a tolegraph key.

The method of encoding transmitted Information also limits the speed at which information can be conveyed. A long-winded telegraph message will, for example, take longer to convey than a succinct message with the same information content. The greatest transmission and reception speed can therefore be obtained by compressing the data to be transmitted as much as possible, and then, using a high-speed transmission medium, to process the data at both ends as fast as possible, which often means the reduction or elimination of 'bottlenecks' in the system.

วก

25

30

35

One application in which it is essential to provide high-speed transmission of large amounts of data is in the field of digital television. Whereas conventional television systems use analog radio and electrical signals to control the luminance and color of picture elements (pixels') in lines displayed on a television screen, a digital television transmission system generates a digital representation of an image by conveying analog signals into binary numbers' corresponding to luminance and color values for the pixels. Modern digital encoding schemes and hardware structures typically enable much higher information transmission rates than do conventional analog transmission systems. As such, digital televisions are able to achieve much higher resolution and much more life-like images than their conventional enalog countegrants. It is anticipated that digital television systems including so-called High-Definition TV (HDTV) systems, will replace conventional analog television technology within the next decade in much of in the industrialized world. The conversion from analog to digital imaging, for both transmission

and storage will, thus, be similar to the change-over from analog audio records to the now ubiquitous compact discs (CD's).

In order to increase the general usefulness of digital image technology, standardized schemes for encoding digital images have been adopted. Once such standardized scheme is known as the JPEG standard and is used for still pictures. For moving pictures, there are at present two standards, MPEG and H.261, both of which carry out JPEG-like procedures on each of the sequential frames of the moving picture. To gain advantage over using JPEG repeatedly, MPEG and H.261 operate on the differences between subsequent 10 frames, taking advantage of the well-known fact that the difference, that is. the movement between frames, is small. It, therefore, takes less time or space to transmit or store the information corresponding to the changes rather than to transmit or store equivalent still-picture information as if each frame in the sequence were completely unlike the frames closest to it in the sequence.

For convenience, all the current standards operate by breaking an image or picture into tiles or blocks, each block consisting of a piece of the picture eight pixels wide by eight pixels high. Each pixel is then represented by three (or more) digital numbers known as 'components' of that pixel. There are many different ways of breaking a colored pixel into components, for 20 example, using standard notation, e.g., YUV, YCr, Cb, RGB, etc. All the conventional JPEG-like methods operate on each component separately.

15

quency matrix.

It is well known that the eye is insensitive to high-frequency components (or edges) in a picture. Information concerning the highest frequencies can usually be omitted altogether without the human viewer noticing any significant reduction in image quality. In order to achieve this ability to reduce the information content in a picture by eliminating high-frequency information without the eye detecting any loss of information, the 8-by-8 pixel block containing spatial information (for example, the actual values for luminance) must be transformed in some manner to obtain frequency information. The JPEG, MPEG and H.261 standards all use the known Discrete Cosine Transform to operate on the 8-by-8 spatial matrix to obtain an 8-by-8 fre-

As described above, the input data represents a square area of the picture. In transforming the input data into the frequency representation, the transform that is applied must be two-dimensional, but such two-dimensional transforms are difficult to compute efficiently. The known, two-dimensional Discrete Cosine Transform (DCT) and the associated inverse DCT (IDCT),

however, have the property of being "separable". This means that rather than having to operate on all 64 pixels in the eight-by-eight pixel block at one time. the block can first be transformed row-by-row into intermediate values, which are then transformed column-by-column into the final transformed frequency values.

A one-dimensional DCT of order N is mathematically equivalent to multiplying two N-by-N matrices. In order to perform the necessary matrix multiplication for an eight-by-eight pixel block, 512 multiplications and 448 additions are required, so that 1,024 multiplications and 896 additions are 10 needed to perform the full 2 dimensional DCT on the 8-by-8 pixel block. These arithmetic operations, and especially multiplication, are complex and slow and, therefore, limit the achievable transmission rate. They also require considerable space on the silicon chip used to implement the DCT.

The DCT procedure can be rearranged to reduce the amount of computation required. There are, at present, two main methods used for reducing the computation required for the DCT, both of which use "binary decimation". The term "binary decimation" means than an N-by-N transform can be computed by using two N2-by-N2 transformations, plus some computational everhead whilst arranging this. Whereas the eight-by-eight transform 20 requires 512 multiplications and 448 additions, a four-by-four transform requires only 64 multiplications and 48 additions. Binary decimation, thus, saves 284 multiplications and 352 additions and the overhead incurred in performing the decimation is typically insignificant compared to the reduction in computation.

At present, the two main methods for binary decimation were developed by Eong Gi Lee ('A New Algorithm to Compute the DCT) IEEE Transactions on Acoustics, Speech and Signal Processing, Vol. Assp 32, No 6, p 1243 December 1984) and Wen-Hsiung Chen (A Fast Computational Algorithm for the DCT, Wen-Hsiung Chen, C, Harrison Smith, S C Pralick, IEEE 30 Transactions on Communications, Col. Com 25, No. 9 1004, September 1977). Lee's method makes use of the symmetry inherent in the definition of the inverse DCT and, by using simple cosine identities, it defines a method for recursive binary decimation. The Lee approach is only suitable for the IDCT

25

35 The Chen method uses a recursive matrix Identity that reduces the matrices into diagonals only. This method provides easy binary decimation of the DCT using known identities for diagonal matrices.

A serious disadvantage of the Lee and Chen methods is that they are unbanded in respect of when multiplications and additions must be performed. Essentially, both of these methods require that many additions be followed by many multiplications, or vice warsa. When implementing the Lee or Chen methods in hardware, it, it, therefore, not possible to have parallel operation of adders and multipliers. This reduces their speed and efficiency since the best utilization of hardware is when all adders and multipliers are used all the time.

An additional disadvantage of such known methods and devises for performing DCT and IDCT operations is that it is usually difficult to handle the so-called normalization coefficient, and known architectures require adding an additional multiplication time when all the multipliens are being used.

Certain known methods for applying the forward and Inverse DCT to video data are very simple and highly efficient for a software designer who need not be concerned with the layout of the semiconductor devices which perform the calculations. Such methods, however, often are fair to a slow are too complex. In semiconductor architecture and hardware interconnections to perform satisfactionly at the transmission rate desired for digital Video. Yet another shortcoming of existing methods and hardware structures

tor performing DCT and IDCT operations on video data is that they require floating-point internal representation of numerical values. To illustrate this disadvantage, assume that one has a calculator that is only able to deal with three - digit numbers, including digits to the right of the decimal point (if any). Assume further that the calculator is to add the numbers 12.3 and 4.58 (Notice that the decimal point is not fixed relative to the position of the digits in these two numbers. In other words, the decimal point is allowed to "floot"). Since the calculator is not able to slore the four digits required to fully represent the answer 16.88, the calculator must reduce the answer to three digits either by truncating the answer by dropping the right-most %; yielding an answer of 16.88, or it must have the necessary hardware to cound the answer

up to the closest hine-digit approximation 16.9.

As this very simple example illustrates, if floating-point arithmetic is required, one must either accept a loss of precision or include highly complicated and space-wasting circuity to minimize rounding error. Even with efficient rounding circuity, however, the accumulation and praggation of rounding or truncation errors may lead to unacceptable distortion in the video signals. This problem is even greater when the methods for processing the

video signals require several multiplications, since floating point rounding and truncation errors are typically greater for multiplication than for addition.

A much more efficient DCT/IDCT method and hardware structure would ensure that the numbers used in the method could be represented with a fixed decimal point, but in such a way that the full dynamic range of each number could be used. In such a system, truncation and rounding errors would either be eliminated or, at least, greatly reduced.

In the above example, if the herdware can handle four digits, no number greater than 98,90 were ever needed, and every number had the decimal point between the second and third places, then the presence of the decimal point would not affect calculations at all. Accordingly, the arithmetic could be carried out just as if every number were an integer, e.g., the answer 1230+0456-1688 would be just as clear as 12.30+4.56=16.86, since one would always know that the '1688' should have a decimal point between the middle '8' and 8'. Alternatively, if numbers (constant or otherwise) are selectively scaled or adjusted so that they all fall within the same range, each number in the range coulds as be accurately and unambiguously represented as a set of integers.

One way of reducing the number of multipliers needed is simply to have a single multiplier that is able to accept input data from different sources. In other words, certain architectures use a single multiplier to perform the multiplications required in different sleps of the DCT or IDCT calculations. Although such "foresabar switching" may reduce the number of multipliers required, it means that large complicated multipliers raturdures must be included instead to select the inputs to the multiplier, to isolate others from the multiplier, and to switch the appropriate signals from the selected sources to the inputs of the multiplier. Additional large-scale multipliexers are also required to switch the large number of outputs from the shared multipliers to the appropriate subsequent circuitry. Crossbar switching or multipliexing is, therefore, complex, is generally slow (because of the extra storage needed) and costs are significant in a final semiconductor implementation.

Still another drawback of existing architectures, including the "crossclar switching" is that they require general purpose multipliers. In other words, existing systems require multipliers for which both inputs are variable. As is well known, implementations of digital multipliers typically include rows of adders and shifters such that, if the current bit of a multiplier word is a tone' the value of the multiplicand is added into the partial result, but not if the

current bit is a 'zero'. Since a general purpose multiplier must be able to deal with the case in which every bit is a '1', a row of adders must be provided for every bit of the multiplier word.

By way of example, assume that data words are 8 bits wide and that one wishes to multiply single inputs by 5. An 9-bit representation for the number 5 is 00000101. In other words, digital multiplication by 5 requires only that the input value be shifted to the left two places (corresponding to multiplication by 4) and then added to its up-shifted value. The other six positions of the coefficients have bit values of '0', so they would not require any shifting or additional steps.

10

20

A fixed-coefficient multiplier, that is, in this case, a multiplier capable of multiplying only by five, would require only a single shifter and a single adder in order to perform the multiplication (disregarding circultry needed to handle carry bits). A general purpose multiplier, in contrast, would require shifters and adders for each of the eight positions, even though sk of them would never fixed to be used. As the example illustrates, fixed coefficients can simplify the multipliers since they allow the designer to eliminate rows of adders that correspond to zeros in the coefficient, thus saving allicon area.

In an IDCT method, in accordance with the present invention, a onedimensional IDCT for each N-row and N-column of N-by-N pixel blocks is decimated and a 1-D IDCT is performed separately on the N-2 even-numbered pixel input words and the N-2 odd-numbered pixel input words.

In a preferred embodiment, N=8 according to the JPEG standard. The two-dimensional IDCT result is then obtained by performing two one-dimensional IDCT operations in sequence (with an intermediate reorderingtransposition-of data).

In a common processing step, for N=6, a first pair of input values is passed without need for multiplication to output adders and subtractors. Each of a second pair of input values is multiplied by each of two constant-coefficient values corresponding to two scaled cosine values. No other multiplications and only one subtraction and one addition are required in the common processing step. The second pair is then added or differenced pairwise with the first pair of input values to form even or odd resultant values.

In a pre-common processing stage, the lowest order odd input word is pre-multiplied by the square root of two and the odd input words are summed pairwise before processing in the common processing block. In a postcommon processing stage, intermediate values corresponding to the pro-

cessed odd input words are multiplied by predetermined constant coefficients to form odd resultant values.

After calculation of the even and odd resultant values, the N/2 highorder outputs are formed by simple subtraction of the odd resultant values from the even resultant values, and the N/2 low-order outputs are formed by simple addition of the odd resultant values and the even resultant values.

For both the DCT (at the transmission end of a video processing system) and the IDCT (at the receiving end, which incorporates one or more of the various aspects of the present invention), the values are preferably and deliberately scaled downward by a factor of two by a simple binary right shift. This deliberate, belanced, upward scaling eliminates several multiplication steep that are required according to conventional methods.

10

20

30

35

According to another aspect of the method, in accordance with the present invention, selected bits of constant coefficient or Intermediate resulting data words are rounded or adjusted by predetermined setting of selected bits to fifther 1" or "0".

Two-dimensional transformation of pixel data is carried out by a second, identical 1-D operation on the output values from the first 1-D IDCT processing steps.

An IDCT system, according to yet another aspect of the present

Invention, Includes a pre-common processing circuit, and a common processing clauti, in which the pre-common, common, and post-common processing calculations are performed on input data words. A supervisory controller generates control signals to control the loading of various system latches; preferably, to serially time-multiplex the application of the N/2 even and N/2 odd-numbered input words to input latches of the pre-common block to direct addition of the even and odd resultant values to form and latch low order output signals and to direct subtraction of the odd resultant values from the even resultant values to form and latch the high-order output signals and to seven that will be seven the processing the processing the processing the seven caused the processing the pr

In the present invention, even and odd input words are preferably processed in separate passes through the same processing blocks. Input data words are preferably but not necessarily latched, not in strictly ascending or descending order, but rather in an order enabling an efficient butterfly structure for the data path.

Furthermore, at least the common processing circuit may be configured as a pre-logic circuit, with no clock or control signals required for its

proper operation, as may be other processing blocks, depending on the particular application.

No general-purpose multipliers (with two variable inputs) are required.

Rather, constant coefficient multipliers are included throughout the preferred ambodiment. Furthermore, fued-point integer attributed devices are included in the preferred embodiment of the invention and can be so designed as to provide a method and system for performing IDCT transformation of video data with one or more of the following features:

- Constant use of all costly arithmetic operations;
- 10 2. In ordar to reduce the silicon area needed to implement the IDCT, there are a small number of storage elements (such as latches), preferably no more than required for difficient pipelining of the architecture, coupled with a small number of constant coefficient multipliers rather than general purpose multipliers that require extra storage elements:
 - Operations are arranged so that each arithmetic operation does not
 need to use sophisticated designs, for example, if known 'rippie adders'
 are used, these would elike sufficient time to 'resolve' (see below) or
 produce their answers; if operations are arranged in such a way that
 other devises precode the rearranging onesgings so so is ovid delay
- 20 other devises precede the rearranging operations so as 1 and to allow greater throughput and efficiency;
- One is able to generate results in a natural order;
 No costly, complex, crossbar switching is required;
- The architecture is able to support much faster operations; and
- The circultry used to control the flow of data through the transform hardware can be small in area.

Theoretical Background of the Invention

In order to understand the purpose and function of the various components and the advantages of the signal processing method used in the IDCT system 30 according to the present invention, it is helpful to understand the system's theoretical basis.

Separability of a Two-Dimensional IDCT

The mathematical definition of a two-dimensional forward discrete cosine

35 transforms (DCT) for an N x N block of pixels is as follows, where U(j,k) are
the pixel frequency values corresponding to the pixel absolute values X(m,n)

Equation 1:

Equation 2:

$$y(j,k) = \frac{2}{N^{\epsilon}}(f)c(k)\sum_{n=0}^{N-1}\sum_{n=0}^{M-1}X(m,n)cos\left[\frac{(2m-1)m}{2N}\right]cos\left[\frac{(2n-1)k\pi}{2N}\right]$$

where j,k=0,1...,N-1 and
$$c(h \cdot c(k) \cdot 1/\sqrt{2})$$
 for j,k=0; otherwise 1

The terms 2N govern the dc level of the transform, and the coefficients c(j), c(k) are known normalization factors.

The expression for the corresponding inverse discrete cosine transform, that is for the IDCT, is as follows:

$$x(m,n) = \frac{2}{n} \sum_{k=1}^{N} \sum_{k=1}^{N-1} c(j) C(k) Y(j,k) \cos \left[\frac{(2m-1)/n}{2N} \right] \cos \left[\frac{(2N-1)}{2N} \right]$$

10

15

$$a(h,a(k)-1/\sqrt{2})$$
 for i.k = 0; otherwise 1

The forward DCT is used to transform spatial values (whether representing characteristics such as luminance directly, or representing differences, such as in the MPEG standard) into their frequency representation. The inverse DCT, as its name implies, operates the other direction, that is, the IDCT transforms the frequency values back into spatial values.

In the expression, Equation 2, (E2), note that the cosine functions each depend on only one of the summation indices.

The expression E2 can therefore be rewritten as:

-

Equation 3:

$$x(m,n) = \frac{2}{N} \sum_{j=0}^{N+1} c_j(j) \cos \left[\frac{(2m-1)jn}{2N} \right] \sum_{k=0}^{N+1} c_j(k) Y_j(j,k) \cos \left[\frac{(2n-1)kn}{2N} \right]$$

This is the equivalent of a first one-dimensional IDCT performed on the product of all terms that depend on k and n, followed, after a straightforward standard data transposition by a second one-dimensional IDCT using as inputs the outputs of the first IDCT operation.

Definition of the 1-D IDCT

A 1-dimensional N-point IDCT (where n is an even number) is defined by the following expression.

Equation 4:

$$\times (k) = \sum_{n=0}^{M-1} \varepsilon(n) \cdot y(n) \cos \left[\frac{\Pi(2k+1) \cdot n}{2N} \right]$$
 $k \cdot \{0,1,...,N-1\}$

$$c(n) = 1/(\sqrt{2})$$
 for n=0; otherwise 1

and where y(n) are the N inputs to the inverse transformation function and x(k) are its N outputs. As in the 2-D case, the formula for the DCT has the same structure under the summation sign, but with the normalization constant outside the summation sign and with the x and y vectors switching places in the equation.

Resolution of a 1-D IDCT

15

As is shown above, the 2-D IDCT can be calculated using a sequence of 1-D IDCT operations separated by a transpose. In accordance to one embodiment, each of these 1-D operations is in turn, broken down into sub-procedures that are then exploited to reduce even further the required size and complexity of the semiconduct intolementation.

Normalization of Coefficients

As is discussed above, an important design goal for IDCT hardware is the reduction of the required number of multipliers that must be included in the circuitry. Most methods for calculating the DCT of IDCT, therefore, attempt to reduce the number of multiplications needed. According to this embodiment, however, all the input values are deliberately scaled usward by a factor of the square root of two. In other words, using the method according to this embodiment of the present invention, the right-hand side of the IDCT expression (E) is deliberately multiplied by the square root of two.

According to this embodiment, No 1-D IDCT operations are performed in series (with an intermediate transpose) to yield the final 2-D IDCT result. Each of these 1-D operations includes a multiplication by the same square root of two factor. Since the intermediate transposition involves no scaling, the result of two multiplications by the square root of two in series is that the final 2-D results will be acaled upward by a factor two. To obtain the unscaled value, the circultry need then only divide by two. Since the values are all represented digitally, this can be accomplished easily by a simple right shift of the data. As is made clearer below, the upward scaling by the square root of two in each 1-D IDCT stage and final down-scaling by 2 is accomplished by adders, multiplicits and shifters all within the system's hardware, so that the

s system places no requirements for scaled inputs on the other devises to which the system may be connected. Because of this, the system is compatible with other conventional devises that operate according to the JPEG or MPEG standards. Normalization according to this embodiment of the present invention, therefore, eliminates the need for hardware multipliers within the IDCT sermiconductor architecture for at least two square root of two multiplica-

tion operations. As is explained below in greater detail, the single additional multiplication step (upward scaling by the square root of two) of the input data in each 1-D operation leads to the elimination of still other multiplication steps that are required when using conventional methods.

25 Separation of the 1-DIDCT into High and Low-Order Outputs
Expression E can now be evaluated separately for the N/2 low-order outputs
(kre0, 1.../N/2-f) and the N/2 high order outputs (kreN/2, kreN/2 + 1...N). For
N=8, this means that one can first transform the inputs to calculate y(0), y(1),
y(2) and y(3), and then transform the inputs to calculate y(4), y(5), y(6) and
0 y(7).

Introduce the variable K=(N-1-k) for the high-order outputs (k=N/2+1,...,N), so that k' varies from (N/2-1) to N as k varies fm ro(N/2+1) to N. For N=8, this means that k'=(3,2,1,0) for k=(4,5,6,7). It can then be shown that expression E can be divided into the following two subexpressions E5 (which is the same as E except for the interval of summation) and E6:

Low order outputs:

Equation 5:

$$X(k) = \sum_{n=0}^{M-1} c(n) \cdot y(n) \cdot \cos \left[\frac{\pi(2k+1)n}{2N} \right]$$

where k={0,1...,(N/2-1)}; and

High-order outputs:

Equation 6:

$$x(k) = x(N-1-k^{-n}) = \sum_{n=0}^{N-1} y(n) (-1)^n \cos \left[\frac{\pi(2k'+1)}{2N} \right]$$

where k={N,...,(N/2+1)}-->k'={0,1,...,(N/2-1)}

(Since c(n)=1 for all high-order terms, c(n) is not included in this expression) Note that both E5 and E6 have the same structure under the summation

- sign except that the term (-1)n changes the sign of the product under the summation sign for the odd-numbered inputs (n odd) for the upper N2 output values and except that the v term will be multiplied by c (O) = $1/\sqrt{2}$. Separation of the 1-D IDCT into Even and Odd Inputs
- Observe that the single sum in the 1-D IDCT expression E4 can also be separated into two sums: one for the even-numbered inputs (for N=8 y(O), y(2), y(4),and y(6) and one for the odd-numbered inputs (for n=8, y(1), y(3), y(5), and v(7). Let o(k) represent the partial sum for the even-numbered inputs and h(k) represent the partial sum for the odd-numbered inputs.

Thus: Equation 7.

$$g \ (k) \ - \ \sum_{n=0}^{\lfloor \frac{N}{2} \rfloor + 1} \ a \ (2n) \ y \ (2n) \ \cos \ \lfloor \frac{\ln(2k + 1) - 2n}{2N} \rfloor \ - \ \sum_{n=0}^{\lfloor \frac{N}{2} \rfloor + 1} \ c \ (2n) \ y \ (2n) \ \cos \ \lfloor \frac{\ln(2k + 1) n}{2 \ \lfloor \frac{N}{2} \rfloor} \rfloor$$

42

Where k={0,1,...,(N/2-1)}; and

Equation 8.

$$h(k) * \sum_{j=1}^{\frac{N}{2}+1} y(2n-1) \cos[\frac{\pi(2k-1)(2n-1)}{2N}]$$

where k=(0,1,...,(N/2-1)).

For N=8, observe that the sums in E7 and E8 both are taken over $n=\{0,1,2,3\}$.

Now recall the known cosine identity:

2.cosA.cosB=cos(A+B)+cos(A-B), 10 and set A = π (2k-1)/2N and B = π (2k-1)(2N-1)/2N.

One can then multiply both sides of the expression E8 by: 2. $\cos A = 1/\{2 \cos[\pi (2k-1)/2N]\}$ =Ck.

can then be rewritten in the following form:

Note that, since Ck does not depend on the summation index n, it can be moved within the summation sign. Assume then by definition that y(-1)=0, and note that the cosine function for the input y(7) is equal to zero. The expression for h(k)

Equation 9.

$$h(k) \cdot \frac{1}{2\cos\left(\frac{\pi(2k+1)n}{2k!}\right)} \sum_{n=0}^{\frac{M}{2}-1} (y(2n-1) \cdot y(2n-1)] \cos\left(\frac{\pi(2k-1)n}{2k!}\right)$$

Where k=(0,1,...,(N/2-1)].

Note that the inputs [y(2n+1)=y(2n-1)] imply that in calculating h(k), the odd input terms are paired to form N/2 paired inputs p(n)=[y(2n+1)=y(2n-1)].

For N=8 the values of p(n) are as follows:

	n	p(n)
	0	y(-1) + Y(1) = Y(1) Y(-1) = 0 by definition
	1	y(1) + y(3)
5	2	y(3) + y(5)
	3	y(5) + y(7)

Expression E9 for h(k) can then be represented by the following: Equation 10.

$$h(k) = C_k \sum_{n=0}^{\frac{N}{2} \cdot A} p(n) \cos[\frac{\pi(2k-1)n}{2(\frac{N}{2})}]$$

Where k=(0,1,...,(N/2-1)).

Observe now that the cosine term under the summation sign is the same for both g(k) and h(k) and that both have the structure of a 1-D IDCT (compared with expression E5). The

result of the IDCT for the odd k terms, that is, for h(k), however is multiplied by the factor

Ck=1/(2.cos [π (2k-1)/2N.

In other words, g(k) is an n/2-point IDCT operating on even inputs y(2n) and h(k) is an n/2-point IDCT operating on [y(2n+1)=y(2n-1)] where y(-1)=0 by definition,

Now introduce the following identities:

yn-y(n);

10

20

c1-cos(118);

c2-cos(2π8)-cos(π4)-1.√2;

c3-cos(3π8);

25 d1-1[2.cos(π1610)];

d3-1[2.cos(3n/16)];

d5=1[2.cos(5π/16)]; and

d7-1/[2.cos(97π/16)].

Further introduce scaled cosine coeefficients as follows:

```
c1s-√2.cos(π/8);
c3s-√2.cos(3π8);
```

10

15

25

Using the evenness (cos(-φ)-cos(φ)) and periodicity

 $(\cos(-\phi))\pi(-\phi) = -\cos(\phi)$ of the cosine function, expressions E7 and 5 E8 can then be expanded for N=8 to yield (recall also (O) is $1/\sqrt{2}$);

g(0)-11/2,y 0 , y2c1 - y4c2 - y6c3 = 11/2.(y - y2.cis + y4 + y6.c3s) g(1)-11/2.y0 , y2c3 - y4c2 - y6c1 = 11/2. (y0 + y2.c3s - y4 - y6.cis) + y6.cis)

g(3) = 11/2 .y0 - y2c1 - y4c2 - y6c3 - 11/2. (y0 - y2.cls + y4 - y6.c3s)

and
$$h(0)$$
, $d1$, $\{y1$, $\{y1, y3\}$, $c1$, $\{y3, y5\}$, $c2$, $\{y5, y7\}$, $c3$ } = $d1/\sqrt{2}$, $\{\sqrt{2},y1$, $\{y1, y3\}$, $c1$, $c1$, $y3$, $c2$, $y5$, $y5$, $y5$, $y7$, $y3$, $y1$, $y1$, $y2$, $y3$, $y3$, $y3$, $y4$, $y5$, $y7$, $y3$, $y3$, $y3$, $y4$, $y5$, $y5$, $y7$

 $\{\sqrt{2}.y1 + (y1 + y3) c3s - (y3 + y5) - (y5 + y7) c1s\}$ $h(2) = d5.\{y1 + y3\} c3 - (y3 + y5) c2 + (y5 + y7) c1\} = d5/\sqrt{2}.$

 $\{\sqrt{2}.y1^* - (y1 + y3), c3ys - (y3 + y5) - (y5 + y7) c1s\}$ $h(3) = d7, \{ y1 - (y1 + y3) c1 + (y3 + y5) c2 - (y5 + y7) c3 \} = d7/\sqrt{2}.$

$$(\sqrt{2}, v1 - (v1 + v3), c1s + (v3 + v5) - (v5 + v7); c3s)$$

Now, recall that according to this embodiment of the present invention, all values are scaled upward by a factor of 2 for both the DCT and IDCT operations. In other words, according to the embodiment, both h(k) and g(k) are multiplied by this scaling factor. The g(k) and h(k) expressions, therefore, become

Equation 11.
$$g(0) = y0 + y2 = cls + y4 + y6 + c3s$$

 $g(1) = y0 + y2 + c3s + y4 + y6 + c3s$
 $g(2) = y0 + y2 + c3s + y4 + y6 + c3s$
and $g(3) = y0 + y2 + c1s + y4 + y6 + c3s$

Equation 12.

 Notice that since $o2 - \cos(\pi/4) - 1 \ h/2$, multiplication by $\sqrt{2}$ gives a scaled c2 values 1. By scaling the expressions (corresponding to upward scaling of the values of the video absolute and frequency values) according to this embodiment, it is, therefore, possible to eliminate the need to multiply and c3s, both of which are constant coefficients so that general utility multipliers are not needed. This, in turn, eliminates the need for the corresponding hardware multiplier in the semiconductor implementation of the IDCT operations.

The similarity in structure of g(k) and h(k) can be illustrated by expressing these sets of equations in matrix form. Let C be the 4 x 4 cosine coefficient matrix defined as follows:

Equation 13.

Equation 14

Equation 15.

$$h(0)$$
 $h(1)$
 $h(2)$
 $h(3)$
 $h(3)$

15

10

Where D= diag(d1, d3, d5, d7)=the 4 x 4 matrix with d1, d3, d5, and d7 along the diagonal and with other elements equal to zero. As E14 and E15 show, the procedures for operating on even-numbered inputs to get g(k) and for operating

on the odd-numbered inputs to get h(k) both have the common step of multiplication by the cosine coefficient matrix C. To get h(k), however, the inputs must first be pairwise summed (recalling that y(-1)=0 by definition), y(1) must be premultiplied by 2, and the result of the multiplication by C must be multiplied by

As the expressions above also indicate, the N-point, 1-D IDCT (see E4) can also be split into the two N/Z-point, 1-D IDCT's each involving common core operations (under the summation sign) on the N/Z odd (grouped) and the N/Z even input values. The expressions above yield the following simple structure for the IDCT as implemented in this embodiment:

Low-order outputs for (N=B, outputs k={0,1,2,3}): Equation 16.

v(k)=q(k)+h(k)

5

10

15

20

High-order outputs (for N=8, outputs k={4,5,6,7}):

Equation 17.

 $\hat{y}(k)=y(N-1-k')=g(k')-h(k')$

Note that g(k) operates directly on even input values to yield output values directly, whereas h(k') involves grouping of input values, as well as multiplication by the values of 1, 03, d5 and d7.

As always, thidee signer of an IDCT circuit is faced with a number of tradeoffice such as size versus speed and greater number of implemented evices
versus reduced interconnection complexity. For example, it is often possible to
improve the speed of computation by including additional, or more complicated
devices on the allicon chip, but this obviously makes the implementation bigger
or more complex. Also, what is available or desired on the IDCT chip may limit
or predude the use of sophisticated, complicated, designs such as "hook-shead"
adders.

Standards of Accuracy

Assuming Infinite precision and accuracy of all calculations, and, thus, unlimited storage space and calculation time, the image recreated by performing the IDCT and DCT-transformed image data would reproduce the original image perfectly. Of course, such perfection is not to be had using existing technology.

In order to achieve some standardization, however, IDCT systems are at present measured according to a standardized method put forth by the Comite Consultatif International Telegraphique et Telephonique ("CCIT") in 'Annex 1 of

CCITT Recommendations H.261 - Inverse Transform Accuracy Specification.' This test specifies that sets of 10,000 8-by-8 Blocks containing random hittgers be generated. These blocks are then DCT and IDCT transformed (preceded or followed by predefined rounding, clipping and arithmetic operations) using predefined precision to produce 10,000 sets of 8-by-8 'reference' IDCT output data.

When testing an IDCT implementation, the CCITT test blocks are used as inputs. The actual IDCT transformed outputs are then compared statistically with the known 'reference' IDCT output data. Maximum values are specified for the IDCT in terms of peak, mean, mean square, and mean mean error of blocks as a whole and as individual elements. Furthermore, the IDCT must produce all zeros output if the ouresponding input block contains all zeros, and the IDCT must meet the same standards when the sign of all input data is changed. Implementations of the IDCT are said to have acceptable accuracy only if their maximum arrors do not exceed the specified maximum values when these tests are run.

Other known standards are those of the Institute of Electrical and Electronic Engineers (IEEE), In IEEE Draft Standard Specification for the Internation of 8 by 8 Discrete Cosine Transform, In IBOPOZ, July 18, 1990; and Annex Ao 7'8 by 8 Inverse Discrete Cosine Transform, ISO committee Draft CD 1172-2. These standards are essentially identical to the CCITT standard desoribed above.

Hardware Implementation

5

20

25

30

FIG 9 is a simplified block diagram illustrating the data flow of the IDCT method according to one embodiment of the present invention (although the hardware structure, as is illustrated and explained below, is made more compact and efficient). In FIG 9, the inputs to the system such as Y(9) and Y(4), and the outputs from the system, such as X(3) and X(6), are shown as being conveyed on single lines. It is to be understood that each of the single-drawn lines in FIG 9 represents several conductors in the form of data buses to convey, preferably in parallel, the several-bit wide data words to which each input and output corresponds.

In FiG 9, the large open circles 225 and 226 represent two-input adders, whereby a small circle 227 at the connection point of an input with the adder indicates that the complement of the corresponding input word to used. Adders with such a complementing input, thus, subtract the complemented input from h(3).

15

FIG 9 illustrates an important advantage of the embodiment, in accordance with the present invention. As FIG 9 shows, the structure is divided into four main regions: a pre-common block, PREC 231, that forms the paired inputs (fiQ) and multiplies the input y(1) by the square root of two; a first post-common block, POSTC1 233, that includes four multipliers for the constants of J. 3, 63, 67 (see expression E12); a second post-common block, POSTC2 235, that sums the g0 to g3 terms and the h0 to h0 terms for the low order outputs, and forms the difference of the g0 to g3 terms and the h0 to h3 terms for the high-order outputs (See expressions E17 and E17); and a common block, CBLK 232, is included in both the even and odd data paths. In the processing circuity seconding to the embodiment of the present invention, the common operations performed on the odd and even numbered inputs are carried out by a single structure, rather than duplicated structure as fillstrated in Fig G.

To understand the method of operation and the advantages of certain digital structures used in the embodiment, it is height to understand what 'carry bits'. As a strippe example, note that the addition of two binary numbers is such that 1 + 1 = 0, with a carry of "1", which must be added into the next higher order bit to produce the correct result "10" (the binary representation of the decimal number "2"). In other words, 0+ o1 = 00 (the "surn" without carry) + 10 (the carry word); adding the "surn" to the "carry word" one gets the correct enswer 00 + 10 = 10.

As a decimal example, assume that one needs to add the numbers '436' and '825'. The common procedure for adding two numbers by hand typically proceeds as follows:

1. Units '6' plus '5' is '1' with a carry of '1' into the 'tens' position -

Sum: 1, Carry-in: 0, Carry-Out: 0.

5

- Tens: '3' plus '2' is '5', plus the '1' carried from the praceding step, gives '5'
 with no carry -
- Sum: 5, Carry-In: 0, Carry-Out:0.
- Hundreds: '4' plus'8' is '2' with a carry of 1 into the thousands, but with no carry to be added in from the previous step;
- Sum: 2, Carry-In:), Carry-Out-1

other designs.

25

- Thousands: '0' plus '0', plus the '1' carried from the hundreds gives, '1'
 Sum: 0, Carry-In: 1, Carry-Qut: 0.
- The answer, '1261', is, thus, formed by adding the carry-in sum for each position to the sum for the same position, with the carry-in to each position being the carry-out of the adjacent lower-order position. (whose that this implies that the carry-in to the lowest order position is always a '0'). The problem, of course, is that one must wait to add the '4' and '8' in the hundreds place until one knows whether there will be a carry-in from the tens place. This illustrates a 'ripple adder', which operates essentially in this way. A ripple adder, thus, achieves a first a nawwer without needing extra storage elements, but it is allower than some
 - One such alternative design is known as 'carry-seve', in which the sum of two numbers for each position is formed by storing a partial sum or result word (in this example, 0251) and the carry velues in a different word (here, 1010). The full answer is then obtained by 'resolving' fee sum and carry words in a following addition step, thus, 0251 + 1010 1281. Note that one can perform the addition for every position at the same time, without having to wait to delarmine whether a carry word can be added to the partial result at any time as long as It is saved.
- Since the resolving operations typically require the largest proportion of the time required in each calculation stage, speeding up these operations has a significant effect on the overall operating preed white requiring only a reliablely small increase in the size of the transform. Carry-save multipliers, therefore, are usually faster than those that use ripple address in each row. However, this
- 35 gain in time comes at the cost of greater complexity, since the carry word for

each addition in the multiplier must be either stored or passed down to the next addition. Furthermore, in order to obtain the final product of a multiplication, the final partial sum and final carry word will have to be resolved, normally by addition in a apple adder. Note, however, that only one apple adder will be 5 needed, so that the time savings are normally proportional to the size of the multiplication that must be performed. Furthermore, note that a carry word may he treated as any other number to be added in and as long as it is added in at some time before the final multiplication answer is needed, the actual addition can be delayed.

In this embodiment of the present invention, this possibility of delaying resolution is used to simplify the design and to increase the throughout of the IDCT circultry. Also, certain bits of preselected carry words are, optionally and deliberately forced to predetermined values before resolution in order to provide greater expected accuracy of the IDCT result based on a statistical analysis of test runs of the invention on standard test data sets.

15

25

FIG 10 is a block diagram that illustrates a preferred structure, in accordance with the present invention. In this preferred embodiment of the present invention, the even and odd numbered inputs are time-multiplexed end are processed separately in the common block CBLK 232. The inputs may be 20 processed in either order.

In FIG 10, the notation Y[1,0], Y[5,4], Y[3,2] and Y[7,6] is used to indicate that the odd numbered inputs Y1, Y3, Y5, Y7 preferably pass through the calculation circuitry first, followed by the even numbered inputs Y0, Y2, Y4, Y6. This order is not essential to the present embodiment; nonetheless, as is explained below, certain downstream arithmetic operations are performed only on the odd numbered inputs, and by entering the odd numbered input values first, these downstream operations can be processing at the same time that arithmetic operations common to all inputs are performed upstream on the even numbered inputs. This reduces the time that several arithmetic devices would otherwise 30 remain Idle.

Similarly, the notation X[0,7], X[1,6], X[3,4], X[2,5] is used to indicate that the low order outputs X0, X1, X2, X3 are output first, followed by the high order outputs X4, X5, X6, X7. As FIGS. 9 and 10 illustrate, the inputs are preferably initially not grouped in ascending order, although this is not necessary since to 35 odd numbered inputs are Y1, Y5, Y3, and Y7. Arranging the input signals in this order makes possible the simple 'butterfly' data path structure shown in FIGS. 9 and 10 and greatly increases the interconnection efficiency of the implementation of the present invention in allicon semiconductor devices.

As shown in FIG 10, adders and subtractors are inditional by circles either as "k (adder) 225." (subtractor) 250 which is an adder with one complementing input or "k (reaching adderbuteredor, which is able to evitath between addition and subtraction 273. The left most adders and subtractors in the common block 232 of the two make input words is the making partial resulting parallel with the making the carry bits of the addition subtraction. In other owner, the first additions and subtractions in the common block CBIK 232 are preferrably unresolved, meaning that the addition of the carry bits is delayed until a subsequent processing stage. The advantage of this stop is that such carry-save addersubtractors into the tyde not need to perform the final addition of the carry-bit word to the result. Resolving adders may, however, also be used in order to protoco the bus width at the outputs of the adders.

FIG 10 also illustrates the use of one and two input latches in the preferred embodiment of the present invention. In FIG 10, latches are illustrated as rectangles 238 and are used in both the pre-common block PREC 231 and the post-common block POSTC 233. Single-input latches are used at the inputs of the multipliers D1, D3, D5 and D7, as well as to latch the inputs of deders/subtractors which are the computed g(6) and h(6) values corresponding to the respective outputs from latches g(0.7), g11.6, g13.4] and g12.5] and h(0.7), h(1.6), J3,4) and h(2.5). As such, the resolving adders' subtractors perform the addition or subtraction indicated in expressions £16 and £17 above.

As described previously, the even-numbered inputs Y0, Y2, Y4 and Y6 do not need to be paired before being processed in the common block CBLK 232. However, not only do the odd-numbered inputs require such pairing, but the Input Y12 must also be multiplied by the square root of two in order to ensure that proper input values are presented to the common block CBLK 232. The pre-common block PRC 231, therefore, includes a 2-input multiplexing ('mux') latch C10, C54, C32 and C76 for each input value. One input to the 2-input mux latch is consequently tied directly to the unprocessed input values, whereas the other input is received from the resolving adders and, for the input Y1, the resolving square root of two multiplier. The correct paired or upgained inputs easily by simple for. be easily presented to the common block CBLK 232 easily by simple

switching of the multiplexing latches between their two inputs.

thus, performed, although it is delayed.

15

25

As FIG 10 illustrates, the square root of two multipliers D1, D3. D5. D7 preferably resolve their outputs, that is, they generate results in which the carry bits have been added in to generate a complete sum. This ensures that the outputs from the multipliers have the same bus width as the un-multiplied inputs in the corresponding parallel data paths.

The preferred embodiment of the common block 232, in accordance with the present invention, also includes one 'dummy' subtractor 240 in the forward data path for Y[1,0] and Y[5,4], respectively. These devices act to combine the 10 two inputs (in the case of the dummy subtractor, after 2's-complementing the one input) in such a way that they are passed as parallel outputs. In each case, the one input is manipulated as if it contained carry bits, which are added on in the subsequent processing stage. The corresponding addition and subtraction is,

This technique reduces the resources required in the upper two data paths since a full-scale adder/subtractor need not be implemented for these devices. Therefore, the 'combiners' act as adders and subtractors and can be implemented for these devices and can be implemented either as simple conductors to the next device (for addition), or as a row of inverters (for subtraction), 20 either of which requires little or no additional circuitry.

The use of such combiners also means that the outputs from the initial adders and subtractors in the common block CBLK 232 will all have the same width and will be compatible with the outputs of the carry-save adder/subtractor found in the bottom two data paths, with which they form inputs to the subsequent resolving adders and subtractors in the common block CBLK.

As described previously, the even-numbered inputs are processed separately from the odd-numbered inputs in this preferred embodiment of the present invention. Assume, further, that the odd-numbered inputs are to be processed first. Supervisory control circuitry (not shown in FIG 10) applies the 30 add-numbered input words to the pre-common block PREC, and selects the lower inputs (viewed as in FIG 10) of the multiplexing latches C10, C54, C32, C76 which then stores the paired values p0 to p3 (see FIG 9 and the definition of p(n) above). The latches 1h0, 1h1, 1h3 and 1h2 are then activated to latch the values H0, H1, H3 and H2, respectively.

The supervisory control circuitry latches and then selects the upper inputs of the two-input multiplexing latches C10, C54, C23 and C76 in the precommon block PREC 231 and applies the even numbered input words to these latches. Since the even-numbered inputs are used to form the values of g0 to g3, the supervisory control circuitry also opens the latches Lg0 to Lg3 in the post-common block POSTC 231, to store the G90 values.

Once the g(k) and h(k) values are latched, the post-common block POSTC 233 outputs the high-order signals X7, X8, X5 and X4 by switching the resolving adder substructors to the substraction made. The lew order output signals X3, X2, X1 and X0 are then generated by switching the resolving adders/substractors to the addition mode. Note that the output dute can be presented in an arbitrary order, Including natural orders.

The preferred multiplexed implementation, in accordance with the present invertion, is illustrated in greatly simplified, schematic form in FIG 10, performs the same calculations as the non-multiplexed structure illustrated in FIG 0. The number of adders, subtractors and multipliers in the common block CBLK 232 is, however, cut in half and the use of dummy addersubtractors 240 further reduces the complexity of the costly arithmetic circulary.

FIG 11 illustrates the main components and data lines of an actual implementation of the IDCT circuit according to the embodiment of the present invention. The main components include the precommon block circuit PREC 231, the common block circuit CBLK 232, and the post-common block POSTC 233. The system also includes a correlate CRTL 241 that either directly or indirectly applies input, timing and control signals to the precommon block PREC 231 and post-common block PSEC 233.

20

23 23 and post-common block POSTC 233.

In the preferred embodiment of the present invention, the input and output signals (Y0 to Y7 and X0 to X7, respectively) are 22 bits wide. Tests have indicated that this is the minimum width that is possible which still yields acceptable accuracy as measured by existing industy standards. As is explained in greater detail below, this minimum width in achieved in part by deliberately forcing certain carry words in selected arithmetic devices to be either a "1" or a "0. This bit manipulation, corresponding to an adjustment of certain data words, is carried out as the result of a statistical analysis of the results of the IDCT system, in accordance with the present invention, to the after using the IDCT transformation of known input test data. By forcing certain bits to predetermined values,

it was discovered that the effects of rounding and truncation errors could be reduced, so that the spatial output data from the IDCT system could be made to deviate less from the known 'correct' spatial data. The present invention is equally applicable, however, to other data word lengths since the components used in the circuit according to the present embodiment can all be adapted to different bus whiths using known methods.

Although all four inputs that are processed together could be input simultaneously to the pre-common block PREC along 88 parallel conductors (4 x 22), pixel words are typically converted one at a time from the transmission data. According to the present embodiment, input data words are, therefore, preferably all conveyed serially over a single 22 bit input bus and each input word is sequentially latched at the proper input point in the data path. As shown in FIG 11, the 22 bit input data bus is labelled T_IN(21:0) 242.

In the Figures and in the discussion below, the widths of multiple-bit signals are indicated in brackets with the high-order bit to the left of a colon." and the least significant bit (LSB) to the right of the colon. For example, the input signal T IN[21:0] 242 is 22 bits wide, with the bits being numbered from 0 to 21. A single bit is identified as a single number within square brackets, thus, T_IN[1] indicates the next to least significant bit of the signal T_IN.

The following control signals are used to control the operation of the precommon block PREC 231 in the preferred embodiment of the present invention.

20

35

IN_CLK, OUT_CLK: The system, in accordance with the present invention, preferably uses a non-overtapping two phase clock. The signals IN_CLK and OUT_CLK are accordingly columns of latches that hold the values of input, intermediate, and output signals.

LATCH10, LATCH54, LATCH32, LATCH32, LATCH36, Preferably, one 22-bit word is input to the system at a time. On the other hand, four input signals are processed at a time. Each input signal must, therefore, be latched at its appropriate place in the architecture before being processed with three other input words. These latch signals are used to enable the respective input latches. The signal LATCH54, for example, is first used to latch input signal Y5 and later to latch input signal Y4, which enters the pre-common block PREC 231 at the same point as the input signal Y6 (see FIG 10) but during a subsequent processing stage.

LATCH: Once the four even or odd-numbered input signals are latched into the pre-common block PREC 231, they are preferably shifted at the same

time to a subsequent column of latches. The signal LATCH is used to enable a second column of input latches that hold the four input values to be operated on by the arithmetic devices in the pre-common block PREC 231.

SEL BYP, SEL_P: As FIG 10 illustrates, the even-numbered input

signals that are latched into the latches C10, C54, C32 and C76 should be those that bypass the adders and the square root of two resolving multiplier. The oddnumbered input signals, however, must first be paired to form the paired inputs p(n), and the signal Y1 must be multiplied by the square root of two. The control signal SEL_P is activated in order to select the paired input signals. Hence.

these signals are used to control gates that act as multiplexers to let the correct signals pass to the output latches of the precommon block PREC 231.

As discussed previously, not having to arrange the inputs in strictly ascending order leads to a simplified 'butterfly' bus structure with high interconnection efficiency. As also described, the odd inputs are preferably applied as a 15 group to the pre-common block first, followed by the even-numbered inputs, but any order may be used within each odd or even group, i.e., any order of inputs may be used, however, suitable latch arrangements as separately provided to process the odd-numbered inputs, or at least are provided in separate regions of the circuit.

The supervisory control circuitry also generates timing and control signals 20 for the post-common block POSTC 233. These control signals are as follows:

EN BH. EN GH: Referring again to FIG 9, the outputs from the common block CBLK 232, after processing of the odd-numbered inputs, are shown as H0, H1, H3, and H2. These signals are then sent to the coefficient multipliers, d1, d3, d7, d5, respectively, in the first post common block POSTC 1 233. The signal EN BH is used to enable latches that hold the g0 to g3 values, as well as to enable the latches that hold the h0 to h3 values after they have been multiplied in the coefficient multipliers.

ADD, SUB; As FIG 10 illustrates, the embodiment includes a bank of 30 resolving adders/subtractors that sum and difference(k) and h(k) values in order to form the low-order outputs, respectively. The signals ADD, SUB are used to set the resolving adders/subtractors in the addition and subtraction modes, respectively.

EN_O: This signal is used to enable output latches that latch the results from the resolving adders/subtractors. -

MUX_OUT70, MUX_OUT61, MUX_OUT43, MUX_OUT52: In accordance with present invention, the output data from the system is preferably transmitted over a single 22-bit output bus, so that only one output value (X0 to X7) is transferred at a time. These signals are activated sequentially to select which of the four latched output values is to be latched into a final output latch. Accordingly, these signals timus act as the control signals for a 4-to-1 multiplexer.

T_OUT[21:0]: This label indicates the 22-bit output signal from the postcommon block POSTC 233.

The output signals from the pre-common block PREC 231 are latched to four the input signals to the common block CBLX 332. As shown in FIG 11, the output signals from the pre-common block PREC 231 are presented as the four 22-bit data words CH0[21:0], CI54[21:0], CI32[21:0], CI75[21:0], which become the input signals IN[0], IN[1], IN[3], IN[2], respectively, to the common block CBLX 232.

As FIG 11 shows, the four 22-bit results from the common block CBLK 232 are transferred in parallel as output signals OUT0[21:0], OUT1[21:0], OUT3[21:0], OUT3[21:0], which are then latched as the input signals of the post-common block POSTC 233 as CO70[20:1], CO61[21:0], CO43[21:0], CO52[21:0].

15

20

One should take particular note that no control signals are required for the common block CBLK. Because of the unique structure of the IDCT system in this example, the common block of the system's operations can be performed as pure logic operations, with no need for clock, firming or control signals. This further reduces the complexity of the device. One should also note that in currian applications (particularly those in which there is plenty of the top certain applications (particularly those in which there is plenty of the top certain applications (particularly those in which there is plenty of the top certain applications) that pre-common and post-common blocks.

PREC 231, POSTC 233 may also be arranged to operate without clock timing or control signals.

FIG 12 is a block diagram of the pre-common block PREC 231 of the
present invention. In this and following Figures, the notation "Stills,
\$2(b)...,\$M(Z'), where S is an arbitrary signal label and a, b,..., a rare integers
within the range of the signal's bus width, indicates that the selected bits a, b,...,
z from the signals \$1, \$2,...,\$M are transferred in parallel over the same bus,
with the most significant bits (MSBs) being the selected bits 'a' of the signal \$3.
and the least significant bits (LSBs) boing the selected 2' of signal \$M. The

selected bits do not have to be individual bits, but rather, entire or partial multi-bit words may also be transmitted along with other single bits or complete or partial multi-bit words. In the Figures, the symbol S will be replaced by the corresponding signal label.

For example, in FIG 12, a square not of two multiplier is shown as RAUL. The 'save'; or' unresolved sun' output from this non-resolving multiplier is indicated as the 21-bit word MSS[20:0], similarly, the 'carry' output from the multiplier R2MUL is shown as the 22-bit word MSC[20:0], which is transferred over the bus to the b' input of a corry-aver resolving adder MSA. (Recall that a 'U is insented as an MSB to the least significant 21 bits of the save output, however, this is accomplished before being applied to the 'a' input of the resolving adder MSA. This is indicated in FIG 12 by the notation GND.MSS[20:0]). In other words the conductor corresponding to the MSB input to the adder MSA is forced to be a' by tying it to ground GND.

16

In order to understand why a "0" is insented as the 22"nd bit of the 'sum', older that if the partial sum of a multiplication is n places wide, the carry word is shifted one place to the left relative to the partial sum. The carry word, therefore, extends to n + 1 places with a valid date bit in the n + 11th position with an "0" in the least significant position (since there is nothing before this position to produce a carry bit into the units position). If these two words are used as inputs to a resolving binary adder, care must be taken to ensure that the bits (digits) of the carry word are propeny aligned with the corresponding bits of the partial sum. This also ensures that the decimal point (even) fonly implied, as in integer arithmetic) is kept "eigned" in both words. Assuming the inputs to the adder are n + 1 bits wide, a "0" can then be inserted into the highest-order bit of all n-bit positive partial sum words to provide an n + 1 bit input that is aligned with the carry word at the other input.

As is described above previously, the four inputs that are processed at a given time in the pre-common block PREC 231 are transferred over the input bus 30 T_NR(31.9). This input bus is connected to the inputs of four input latches NR101, IN541, IN321, AND IN761. Each respective latch is enabled only when the input clock signal IN_CLK and the corresponding tatch selection signal LATCH10, LATCH54, LATCH32 LATCH76 are high. The four inputs can, therefore, be latched into their respective input latches in four periods of the IN_CLK signal by secuential envision of the latch enabling sonsists LATCH10, LATCH54,

LATCH32, and LATCH76. During this time, the LATCH signal should be low (or on a different phase) to enable the input latches IM10L, IN54L, IN32L, and IN76L to stabilize and latch the four input values.

An example of the timing of the latches, in accordance with the present invention, is illustrated in FIG 13. Once the four input signals are latched in the preferred order, they are passed to a second bank of latches L10L, L54L, L32L, L75L. These second bank of latches are enabled when the signals OUT_CLK and LXTCM are high. This signal thing is also litterated in FIG 13.

Note that the system of the present invention does not have to delay or neelet of all eight hipst words. Once all the even or doll input words are received and latched in INTIG., INSIG. INSIG. and LTGL, this frees the In latches, which can then begin to receive the other four input signals without delay at the next fising accord IN CLK.

The 2-digit suffix notation [10, 54, 32, 76] used for the various components illustrated in the Figures Indicates that odd-numbered signals are processed first, followed by the even-numbered signals on a subsequent pass through the structure. As is mentioned above, this order is not required by the present invention, and it will be appreciated by one of ordinary skill in the at that additional orders may be used.

Once the four input signals are latched in proper order in the second set of

latches L10L, L54L, L32L, L76L, the corresponding values are either passed as

20

Inputs to output latches C101, C54L, C32L and C76L on activation of the selected bypass signal SEL_BYP, or they are passed as paired and multiplied inputs to the same output latches upon advantion of the 'select p' signal SEL_P.

5 In other words, all signals are passed, both directly and indirectly, via arthmetic devices, to the output latches C10L, C54L, C52L, C76L, of the pre-common block PREC 231. The propervalues, however, are loaded into these latches by activation of the 'select bypass' signal SEL_BYP (for even-numbered inputs Y1, Y2, Y4, and Y6) or the "select p' signal SEL_P (for the odd-numbered inputs Y1, and Y3). As and Y7). As will be appreciated by one of ordinary skill in the art, the desired timing and order of these and other control signals is easily secomplished in a known manner by proper configuration and/or (micro-) programming of the controler CMT) 24.

The uppermost input value at the output of latch L10L is passed first to the square root of two-multiplier R2MUL and then to the resolving adder M5A as indicated. The output from the resolving adder MSA is shown as an equivalent of the resolved multiplication of the output from the latch 101. By the square root of two. The outputs from the other three latches L541, L321, L781, are also transferred to corresponding output latches C541, C321, and C761, respectively, both indirectly via 22-bit table base L6498[120], LCH39[21] DLCH79[21] of land indirectly to the output latches via resolving adders P2A, P1A and P3A, respectively.

In the present invention, each resolving adder P2A, P1A, P3A has two inputs "a" and "b". For adder, P2A, the one input is received from the latch L32L, and the other input is received from the latch L32L, and the other input is received from the latch L32L, and the other input is received from the latch P2A will, therefore, be equal to y 5 + Y3, which, as is shown above, is equal to p(2). Hence, the adders "pain" the odd-numbered inputs for form the paired input suless p(1), p(2) and p(3). Of course, the even-numbered input signals latched in L54L, L32L, and L75L will stop pass through the reactiving adders P2A, P1A and P3A, respectively, however, the resulting p "values" will not be passed to the output latches C54L, C32L and C75L because the "select p" signal SEL_P will not be advitated for even-numbered input.

The values that are latched in the output latches C101, C541, C321, and C761 upon activation of the input clock signal IN_CLK will therefore be equal to either the even-numbered inputs '70, '22, '44, '60 of the paired input values P0, P1, P2, P3 for the odd-numbered inputs. One should recall that the input 'Y(1) is "paled" with the value U(-1), which is assumed to be zero. As illustrated in FIG 12, this assumption is implemented by not adding anything to the value Y1. Instead, 'Y1 is only multiplied by the square root of two as is shown in FIGS. 8 and 10.

25

FIG 14 illustrates the preferred architecture of the common block CBLK 232, in accordance with the present invention. Because of the various multiplications and additions in the different system blocks, it is necessary or advantageous to scale down the input values to the common block before performing the various calculations. This ensures a uniform position for the decimal point (which is implied for integer arithmetic) for corresponding inputs to the various arithmetic devices in the system.

Accordingly, the input values IN0[21:0] AND IN1[21:0] are accordingly scaled down by a factor of four, which corresponds in digital arithmetic to a right

25

shift of two bits. In order to preserve the sign of the number (keep positive values positive and negative values negative) in binary representation, the most significant bit (MSB) must then be replicated in the two most significant bits of the resulting right-shifted word; this process is known as "sign extension". Hence. the input value INO is downshifted by two bits with sign extension to form the shifted input value indicated as IN[21], INO[21], INO[21:2). The input value IN1[21:0] is similarly sign-extended two places. The input IN2 is also shifted and extended to form IN2(21), IN2(21;1). These one-position shifts correspond to truncated division by a factor of two.

As shown in FIG 10, the input IN2, IN3 are those which must be multiplied by the scaled coefficients c1s and c3s. Each input IN3 and IN2 must be multiplied by each of the scaled coefficients. As FIG 14 illustrates, this is implemented by the four constant-coefficient carry-save multipliers MULC 1S. MULNC1S, MULC3S3, and MULC2S2. One should note that the bottom multiplier for IN2 is an inverting multiplier MULCIS, that is, its output corresponds to the negative of the value of the input multiplied by the constant C1S. Therefore, the value latched in C76 is subtracted from the value latched in C32 (after multiplication by C3S). By providing the inverting multiplier MULNC1S, subtraction is implemented by adding the negative of the corresponding value, which is 20 equivalent to forming a difference. This allows the use of identical circuitry for the subsequent adders, while allowing a non-inverting multiplier may be used with a following subtractor.

In the Illustrated embodiment of the present Invention, four cosine coefficient multipliers MULC1S, MULNC1S, MULC2S3, and MULC3S2 are included. If arrangements are made for signals to pass separately through the multipliers, however, the necessary multiplications can be implemented using only two multipliers, one for the c1s coefficient and one for the c3s coefficient.

In accordance with the present invention, the multipliers for MULC1S. MULNC1S, MUL3S3 and MULC3S2 are preferably of the carry-save type, which means that they produce two output words, one corresponding to the result of the various rows of additions performed within a hardware multiplier, and another corresponding to the carry bits generated. The outputs from the multipliers are then connected as inputs to either of two 4-input resolving adders BT2, BT3.

For ease of illustration only, five of the output buses from the multipliers are not drawn connected to the corresponding input buses of the adders, as will be appreciated by one of ordinary skill in the art, these connections are to be understood, and are illustrated by each respective output and input having the same label. Hence, the save output M1S[20:0] of the multiplier MULC1S is connected to the lower 21 bits of the "save-a" of the adder BT3.

As shown in FIG 14, five of the inputs to the adders BT2 and BT3 are shown as being "split". For example, the "ca" input of the adder BT2 is shown as having IN3[21] over M3C[20:0] being input as the least significant 21 bits. Similarly, the "sa" (the "save-a" input) of the same adder is shown as being GND. GND over M3S[19:0]. This means that two zeros are appended as the two most significant bits of this input word. Such appended bits ensure that the proper 22bit wide input words are formed with the proper sign.

The carry-save adders BT2 and BT3 add the carry and save words of two different 22-bit inputs to form a 22-bit output save word T3S/21:01 and a 21-bit output carry word T3C[21:1]. Accordingly, the input to each adder is thus 88 bits wide and the output from each adder is 43 bits wide. As FIG 10 illustrates, the output from the latch C10 is combined with the output from the latch C54 in the upper-most data path before addition with the output from the carry-save adder BT3. The "combination" is not, however, necessary until reaching the following adder in the upper data path. Consequently, as FIG 14 shows, the shifted and 20 sign-extended input value INO is connected to the upper carry input.

The upper carry input of adder CS0 is connected to the shifted and signextended input value INO, and the shifted and sign-extended input IN1 is connected as the upper save input of the same adder. In other words, INO and IN1 are added later in the adder CSO.

25

The designation "dummy" adder/subtractor 240 used in FIG. 10, therefore, indicates which operation must be performed, although it does not necessarily have to be performed at the point indicated in FIG. 10. Similarly, the lower dummy subtractor 240 shown in FIG. 10 requires that the output from latch C54 be subtracted from the output from latch C10. This is the same as adding the 30 output from C10 to the complement of the output of C54.

Referring once again to FIG. 14, the complement of the input IN1 (corresponding to the output of latch C54 in FIG 10) is performed by a 22-bit input inverter IN1[21:0] (which generates the logical inverse of each bit of its input, bitfor-bit). The complement of IN1 value-NIN1[21:0]-is passed to the upper "save" input of the adder CS1, with the corresponding upper "carry" input being the

62

shifted and sign-extended INO. The upper portion of the adder CS1, therefore, performs the subtraction corresponding to INO minus IN1.

In the lower two data paths shown in FIG. 10, resolving subtractors are used instead of the reaching address shown in the upper two data paths at the output of the common block CBLK 232. Each resolving adder or subtractor is equivalent to a carry-save adder or subtractor followed by a resolving adder, This is shown in FIG. 14. Subtractors CSZ and CSS have as their inputs the processed values of INO to INO according to the connection structure shown in FIG. 19.

The 22-bit carry and save outputs form each of the addem'subtractors CO-CG3 are resolved in the resolving adders RESD-RES3. As will be appreciated by one of ordinary skill in the ort, resolution of carry and seve outputs is well understood in the ent of digital design and is, therefore, not described in greater detail here. As FIG. 14 illustrates, the save outputs the carry-save and derafusburbactors CSD-CSS are passed directly se 22-bit inputs to the "s"-input of the confresponding reaching adders RESD-RESS

As is also well known in the art, the Z*-complement of a binary number is formed by inverting each of its bits (changing all "11s" to "0s" and vice versal) and then adding "11s" to "0s" and vice versal and then adding "11s" to "0s" the bit liversion, or later. The LSB of a carry word will always be a "0" which is implemented in the illustrated embodiment of the present invention by trying the LSB of the carry words OCC and OTC to ground GND as they are input to the resolving adders RES0 and RES1, respectively. The addition of "1" to the carry cutputs of the subtractors CS2 and CS3 to form 2"8-complemented values, however, is implemented by trying the LSB of these data words CSC and OSC to supply voltage VDD, thus "replacing" the "0" LSB of the carry word by a "1", which is equivalent to addition by "1".

For the reasons provided above, a "O" is appended as the LSB to the 21-bit carry words from the carry-seve adders CSB and CS1 (by tying the LSB to ground GND) and the LSB of the carry words from the carry-save subtractors CS2 and CS3 is set equal to "one" by tying the corresponding data line to the supply voltage VDD. The resolving adders RSDs-RSS, therefore, resolve the outputs from the adders.butractors CS0-CS3 to form the 22-bit output signals OUTD21:10-10-LUT321:0).

Two advantages of the IDCT circuity according to the embodiment of the precision invention can be seen in FIG 14. First, no control or timing signals are required for the common block CBLK 232. Rather, the input signals to the common block are already processed in such a way they can be applied immediately to the pure-logic arithmetic devise in the common block 232. Second, by proper scaling of the data words, integer arithmetic can be used throughout (or, at least, declinal point for all values will be fixed). This avoids the complexity and stowness of floating-point devices, with no unsceptiable secrifice of precision.

Yet another advantage of the embodiment of the present invention is that, by ordering the inputs as shown, and by using the balanced decimated method in accordance with the present invention, similar design structures can be used at several points in the silicon implementation. For example, as shown in FIG. 14, the concatant confiction multipliers MULC15, MULC353, MULC352 and MULNC1S all have similar structures and receive data at the same point in the data path, so that all four multipliers can be working at the same time. This eliminates "bothenecks" and the semiconductor implementation is, therefore, able to take full advantage of the duplicative, parallel structure. The carry-save adders BT2 and BT3 similarly will be able to work simultaneous, us will the following carry-save adders and subtractors. This symmetry of design and efficient simultaneous utilization of several devices is common throughout the structure according to the embodiment of the present invention.

15

35

FIG 15 shows the preferred arrangement of the post-common block POSTC 233 in accordance with the present invention. As FIG. 10 shows, the primary functions of the post-common POSTC 233 are to form the h0 to h3 values by multiplying the outputs of the common block by the coefficients of 1, d3, d5 and d7; to add the g(k) and h(k) values to form the low order outputs; and to subtract the h(k) values from the corresponding g(k) values to form the high-order outputs. Referring now to both FIG. 10 and FIG. 15, the post-common block POSTC 233 latches the corresponding outputs from the common block CBLK 232 into latches BHOL, BH1L, BH3L, and BH2L when the Bh latches are enabled, the control circuitry sets the EN_BH signal high, and the output clock signal OUTC_CLK signal goes high. The g(k), g0 to g3 values are latched into corresponding latches 60L, G1L, G3L, and G2L when the control circuitry enables these latches via the signal EN_GH and input clock signal in_CLK goes high.

The processed odd-numbered inputs, that is, the values h0 lo h3, are lational into latches H0L, H1L, H3L and H2L when the EN_GH and In_CLK signals are high, to the constant coefficient multipliers D1MUL, D3MUL, D5MUL, and D7MUL. These multipliers multiplier, respectively by d1, d3, d5 and d7. In the preferred embodiment, these constant-coefficient multipliers are preferably corry-save multipliers in order to simplify the design and to increase calculation speed. As FIG 15 illustrates, the "carry" (°C") outputs from the constant coefficient multipliers are connected, with certain frances described below, to the a inputs of resolving adders H0A, H1A, H3A and H2A. The "save" (°C") outputs from the coefficient multipliers are similarly, with certain forced changes described below, connected to other input of the corresponding resolving adders.

As FIG 15 further illustrates, the LSB of the H0 signal is preferably forced to be a "1" by fying the corresponding is averaged to the 10 set to 0 (tied to ground SND), and the second bit (corresponding to H0S[1]) is set to "1". The date words from the carry and save outputs of the constant-coefficient multiplier D3MUL are similarly manipulated an input to the resolving adder H1A. The advantage of these manipulations and their input to the resolving adder H1A. In accordance with the present invention, all 22-bits of the carry output from the coefficient multipliers D7MUL and D5MUL are connected directly to the "a" input of corresponding reacting adders H3A and H2A. The MSB of each multiplier's "save" output, however, is forced to "0" by fying the corresponding data line to ground GND.

The IDCT system described was tested against the CCITT specification described above. Because of the scaling and other well-known properties of digital addres and multipliers, some precision is typically lost in the 10,000 sample, but run that forcing the various bits described above to either "0" or "1" reduced the expected error of the digital transformation. As a result of the bit manipulation of the data words, the embodiment of the present invention achieved acceptable accuracy under the CCITT standard using only 22-bit wide data words, whereas 24 bits would normally be required to produce equivalent accuracy.

Because of limited precision, and truncation and rounding errors, there is typically some inaccuracy in every data word in an IDCT system. However, forcing selected bits of a data word it was discovered that the error thereby systematically hiproduced into a particular data word at a particular point in the

30

hardware yielded statistically better overall results. Bit-forcing may also be applied "within" a multiplication, for example, by selectively forcing one or more carry bits to predetermined values.

In the present invention, the bill-forcing scheme need not be static, with certain bits always forced to take specified values, but rather a dynamic scheme may also be used. For example, selected bits of a data word may be forced to "1" or "0" depending on whether the word (or even some other data) is even or odd, positive or negative, or above or below a predetermined threshold, and the like.

10

30

Normally, only small systematic changes will be needed to improve overall statistical performance. Consequently, according to this embediment of the present invention, the LSBs of selected data words (preferably one bit and one data word at a time, although this is not necessary) are forced to be a "1" or a "0". The CCITT test is run, and the CCITT statistics for the run are compiled. The bit is then forced to the other of "1" or "0, and the test is rerun. Then the LSB (of LSBs) of other data words are forced to "1" or "0", and similar statistics are compiled. By examining the statistics for various combinations of forced bits in various forced words, a best statistical performance can be determined.

If this statistically based improvement is not required, however, the outputs from the constant-operficient multipliers D1MUL, D3MUL, D5MUL and D7MUL may be resolved in the conventional manner in the resolving adders H0A-H3A. The lower 21-bits of the input of the corresponding latches H0L-H3L, with the LSB of these inputs teel to ground.

The outputs from the H-latches (H0L-H3L) and the G-latches (G0L-G3L) pairwise form the respective a and b inputs to resolving adder-subtractors S70A, S61A, S43A and S52A. As was indicated above, these devise add their inputs when the ADD signal is high, and subtract the "b" input from the "a" input when the subtraction enable signal SUB is high. The second bits of the upper two latch pairs H0L, G0L-H1L and G1L are manipulated by multiplexing arrangements in a manner described below.

The outputs from the resolving adder-subtractors S70A, S61A, S43A and S52A are latched into result latched R70L, R61L, R43L, R52L.

As depicted in FIG 15b, the input words to the adder/subtractor S70A and dS61A, in accordance with the present invention, have the second bits of each input word maripulated. For example, the second bit of the input word to the "a"-

"

input of the adder subtractor STOA is 6Q11M[, 6Q10M], 6Q10M, 10 other words, the second bit is set to have the value 001M. The second bits of the other inputs to the adder/subtractors STOA and SSTA are similarly maniputated. This bit maniputation is accomplished by four 21-bit multiplexers HO1MUX, GO1MUX, H11MUX and G11MUX (shown to the right in RG 16b). In the resent invention, these multiplexers are controlled by the ADD and SUB signals such that the second bit (H01ML, G01M H1M), and G11MD is set to one lift he respective adder subtractor STOA, S61A is set to (ADD is high), and the second bit is set to its a ctual latch output value if the SUB signal is set too high. Setting of individual bits in this manner is an easily implemented high-speed operation. The preferred embodiment, therefore, includes this bit-forcing arrangement since, as is described above, statistical analysis of a large number of lates pixel were described above, statistical analysis of a large number of lates pixel were described to the more accurate results are thereby obtained. It is not necessary, however, to maniputate the second bits in this manner, although it gives the

The four high or low-order results are sequentially latched in the output latches R70L, R81L, R43L and R32L. The results are sequentially latched into the final output latched OUTF under the cortrol of the multiplexing signals MUX_OUTF0, MUX_OUTF1, MUX_OUTF3, MUX_OUTF3, MUX_OUTF4, MUX_OUTF4, MUX_OUTF4 is reported in which resulting signals are output can therefore be controlled simply by changing the sequence with which they are latched into the latch.

advantage of smaller word width.

15

The relationship between the clock and control signals in the post-common block POSTC 233 is shown in FIGS. 13b and 13c.

As was discussed previously, two 1-dimensional IDCT operations may be performed in series, with an intervening transposition of data, in order to perform a 2-D IDCT. The output signals from the post-common block CPSIC 253, are therefore, according to this embodiment of the present invention, first sorted in a known manner column-wise (or row-wise) in a conventional storage unit, such as RAM memory circuit (not shown), and are then read from the storage unit row-wise (column-wise) so as to be passed as inputs to a subsequent pre-common block CRM 252, and a post-common block CRM 252, and a post-common block CRM 252, and a post-common block CRM 252, and a post-common block CRM 252.

Storing by row (column) and reading out by column (row) performs the required operation of transposing the data before the second 1-D IDCT. The output from the second POSTC 233 will be the desire, 2-D IDCT results and can be scaled in a conventional manner by shifting to offset the scaling shifts carried out in the various processing blocks. In particular, a right shift by one position will perform the division by 2 necessary to offset the how square root of two multiplications performed in the 1-D IDCT operations.

Depending on the applications, this second IDC1 structure (which is preferably identical to that shown FIG 11) is preferably a separate semiconductor implementation. This avoids the decrease in speed that would arise if the same circuits were used for both transforms, although separate 1-D transform implementations are not necessary if the pixel-tock rate is now sufficient such that a single implementation of the circuit will be able to handle two passes in real time.

As shown in FIGS 16 through 38, a second preferred embodiment, in accordance with the present invention, uses a single one-dimensional transform. This embodiment does not require a lowering of the pixel-clock rate as discussed previously.

15

20

30

The existing "resolving-adders" in the first preferred embodiment have been changed to "fash-resolving-adders". As seen in FIG 38, those have been tittled, "Fast Resolving Adders". Inits change has the effect of allowing more time for each datapath arithmetic block to act on its data inputs. The existing "lationes" in the first preferred embodiment have been changed to 2-phase "fipficots" or "registers".

The latching memory elements located on the front and end of the existing DI IDCT datapath pipelines have been combined into single blocks, as shown particularly in particular in FIG 38. Additionally, the amount of memory elements present at the input and the output of the second preferred embodiment has been increased to allow variable enounts of 12 data to be buffered.

As shown in FIGS, 16 and 17, the two data streams, stream "T1" (raw unoperated upon data) and stream "T2" (data which has been through the ID IDCT once and has been transposed in the TRAM), are introduced into the datapath pipeline in a time multiplexed fashion.

In the present invention, each atream takes its turn to introduce a group of data laters into the datapath pipeline. The data streams are "interfeased" as they pass sequentially down the datapath pipeline and are "de-interleaved" at the datapath output, as shown in FIGs. 17, 18 and 33. A group can vary in number, but in this example, they are eight bits.

15

in accordance with the present invention, T it must not be stalled, if T2 arrives at the point of interfeaving with T1, but the input buffer should not introduce its data into the pipeline because this would clash with the T1 steam, then stream T2 provides an extra buffering so that T2 does not stall the data stream, but instead will buffer up data from its input stream until such a time as it may safely interleave with stream T1. This is shown in FIGs. 19 and 33 where the data from stream T1 is being loaded into the first transform in latches 0-7, using signals, "Latch 1(0) through Latch 1(7)". Additionally, data from T2 is being loaded in "Latch 2(0) through Latch 2(15)", as shown in FIG. 19, using signals shown in FIG. 3.3.

The interleaving is controlled by "T1 OK2 insent" and "T2 OK2 insent" signals. Under normal operation, the interleaving will cocur when the signals go high. However, if the appropriate amount of data in the latch for 12 has not yet been reached when "T2 OK insent" goes high, then the latch will miss its opportunity and must continue buffering data until the next opportunity to insent data

In summary, if the above described buffering, in accordance with the present invention, is to occur, comparable "slippage" has to occur at the output of T2. T2 slips when it misses its data insertion point and has to continue buffering in the latches shown in FIG. 19. If T2 slipped and did not introduce data into the pipeline there will be a corresponding pap in the T2 stream output at the datapath output. This gap may be removed or "swallowed up" by use of the extra buffering at the T2 output. This process may be thought of as having a "fixed" T1 - 10 IDCT transform with a variable T2 - 10 IDCT, where the data streams are Interleaved in a time multiplex fashion such that they may use the same piece of arithmetic datapath pipeline.

In the present invention, "Recovery' takes place when non-data enters T1. It is an opportunity for the T2 buffer to catch up to T1 and the datastream. Non-data is a deat type that bypasses the IIDT and is shown as a data spike in "Latch 2 [¢]" of FIG. 34. This eventually makes its way to T2 input, which allows the T2 buffering to fill up at the output. Recovery is shown in FIG. 33 and FIG. 25 when the T2 dou't signal and the "out" signal and gaped by a number of cycles. The gap is used as a reference to fix the data stream. It should be noted that the gap in cycles between these two signals is the same as the gap of buffering when the latch for T2 was waiting to insert its data.

Following the TRANSFORM in POSTC 233 part B, the interleaved stream is de-interleaved into "T2 out", as shown in Flos. 18 and 25. The "T2 out" data steem has slip gaps in the data as described above. The T2 out [142: 4], shown in Flo. 17, enters a 16 to 1 multiplexot block, shown as block "IDDPMUX" in Flo. 17. This multiplexor block will select data from one of 16 positions in the output buffer block, as shown in Flo. 25. This position is selected by the central logic, shown in Flo. 29, which uses the gap by which T2 "buffered-up" at its input. This gap is used as a reference. The output stream, T2DOUT, from the multiplexor block is the "fixed" data stream.

In range tests carried out on an embodiment of the present invention for the IDCT arrangement described above, it was found that all intermediate and final values were kept well within a known range at each point while still meeting the CCITT standards. Because of this, it was possible to "digust" selected values as described above by small amounts (for example, by forcing certain bits of selected data words to desired values) without any fear of overflow or underflow in the sriftmetted calculations.

10

The method and system, in accordance with the present Invention, can be varied in numerous ways. For example, the structures used to resolve additions or multiplications may be altered using any known technology. Thus, it is possible to use resolving adders of subtractors where the preferred embodiment uses carry-save devices with separate resolving adders. Also, the preferred embodiment of the present invention uses down-seeiing at various points on such carriers and travelse prints within their acceptable ranges. Down-sealing is not necessary, however, because other precautions may be taken to avoid overflow or indexforcer.

In one embodiment of the present invention, certain bits of various data words were manipulated to reduce the required word width within the system. However, the various intermediate values may, of course, be passed without bit manipulation. Furthermore, although only data words were bit-manipulated in the libits of constant coefficients as well and evaluate the results under the CCITT standard. If a comparison of the results showed that it would be advantageous to force a particular bit to given value, in some cases, on might then be able to increase the number of 'geore' in the binary representation of these coefficients

in order to decrease further the silicon area required to implement the corresponding multiplier. Once again, bit manipulation is not necessary.

In summary of the above aspects of the present invention, the following is disclosed: an apparatus for transforming data having a first latch defining a first data stream source and a second latch defining a second data stream source. The first and second latches are in communication with a single anthmetic unit. The arithmetic unit communicates data to a transpose RAM, the transpose RAM transposes the data and communicates it to the second latch. The second latch is adjustable and can be varied in size to accommodate variable rates of data being received and transmitted. The second latch and first latch communicate 10 1st and 2nd data stream to the arithmetic unit sequentially, however, the sequential communication of the second latch does not interrupt the communication from the first latch; In this manner, common arithmetic unit is used for a first and second data stream. Furthermore, a process for transforming data using a common arithmetic unit having the following steps is described. First, loading the 15 data into a first latch and, upon reaching a predefined number of cycles transmitting the data to an arithmetic unit and loading a first marker bit into a control shift register. Next, loading data into a second latch, the second tatch is adjustable and can be varied in size to accommodate variable rate of data being received and transmitted at different rates. The next step is to transmit the data in the second latch to the arithmetic unit when the first control shift register reaches a predetermined state and the second latch is filled with a predetermined amount of data. Next, preventing transmission of data from the second latch, if the second latch is not filled with a predetermined amount of data and then recovering the second latch when the first latch is receiving non data,

Detailed Description of Invention for Time Synchronization
In MPEG-2, wideo and audio data is synchronized using information
carried in the MPEG-2 syletones stream. In this regard, there are essentially two
types of information that deal with synchronization; clock references and time
stamps. Clock references are used to inform the decoder what number is used
to represent the time "now". This is used to infinitize a counter that is incremented at regular intervals so that the decoder always knows what the current
time is.

Time stamps are carried in some of the streams of data that are used to make up the programme (typically video and audio). In the case of video, at stamp is associated with a picture and test the decoder at what "time" (defined by the counter that was initialized by the clock reference) a picture should be displayed.

In MPEG, multiplexed into the system stream are a series of clock references. These clock references define the "system time". There are two types of clock reference; Program Clock References (PCRs) and System Clock References (SCRs). In the present invention, the distinction between PCRs and SCRs is not relevant since each of the clock references are used in the same manner by the decoder. PCRs and SCRs have timing information to a resolution of 90 kHz with a further field extending the resolution to 27 MHz (or 1/27 X 10e6 in seconds). Clock references are included in the data stream fairly often in order that "system time" may be reinitialized after a random access or channel change. Accordingly, it is important to appreciate that timestamps refer to a hypothetical model of a decoder that can decode pictures instantly. As will be appreciated by one of ordinary skill in the art, any real decoder cannot do this and must take steps to modify the theoretical time in which pictures should be displayed. Furthermore, time stamps and the clock references are used to determine display time and errors in display time. This modification depends upon the details of the architecture of the particular decoder. Clearly any delay introduced 30 by the video decoder must be matched by an equivalent delay in the audio decoder.

When decoding MPEG, discontinuities in the concept of "system time" may occur. For instance in an adited bitstream, each edit point will have discontinuous time. A similar situation occurs at channel change. It will be appreciated that care must be taken when using time stamps, because using a time stamp

that was encoded in one time regime with respect to a "system time" defined by a clock reference from another regime will clearly lead to incorrect results.

Figure 39 shows the demultiplexing of the MPEG systems stream into elementary streams 250. Each elementary stream will typically carries either video or audio data although, in general, any form of data may be transported. Each elementary stream is divided into a series of eccess units. In the case of video, the access unit is a picture. In the case of audio, it is a fixed number of samples of audio data.

Also multiplexed into the systems stream are a series of clock references. These clock references define the "system time".

In accordance with the present invention, associated with each elementary stream is a series of time stamps 251. The time stamps specify the "system time" at which the next access unit for the respective elementary stream is to be presented. These time stamps are referred to as presentation time stamps, "DTC".

15

20

in the case of video data, a second type of time stamp is also defined is referred to as a decode time stamp, "DTS". Since the DTS is only present when a PTS is also present and there is a simple relationship between them, the detailed differences between these two types of timestamps can be ignored since PTS/DTS differences have no bearing on the present invention.

The decode time stamps (DTS) define the time at which an access unit (picture in the case of video) is to be decoded. The presentation time stamps (PTS) define the time at which an access unit is to be presented (displayed). However, the timing model used is a hypothetical model in which the decoder is infinitely fast. In this case, the DTS and PTS would be identical to one another.

However, in MPEG video decoding, some of the pictures are reordered. Therefore, after decoding, the pictures are held in storage for a time period, e.g., several frame times, before they are displayed. During this time period, other pictures that are decoded subsequent to the picture in question are displayed. Consequently, for these reordered pictures there is a difference between the DTS and PTS.

In accordance with the present invention, it will be appreciated that to properly synchronize time, it is necessary to be consistent in the use of time stamps. In one preferred embodiment, the time synchronizing circuitry is placed

at a point in the decoding pilipetine when the pictures occur in their decoded order. Accordingly, this embodiment uses the DTS.

Nevertheless, the circuitry could equally be moved to a point in the decoding pipeline that occurs after the pictures are reordered and, therefore, the pictures would reach the synchronizing circuitry in their display order. Hence, as will be appreciated by one of ordinary skill in the art, PTS would be used in this embodiment.

In the preferred embodiments of the present invention, the information derived from the linestamps is transported fitnough the various circuits by means of tokens. Tokens consist of a series of one or more words of information. The first word of the token contains a code which identifies the type of token and, hence, the type of Information carried by that token. Associated with each word of the token is an extension bit which is set to one to indicate that there are more words in the current token. Therefore, the less two of a token is indicated by the extension bit being zero. In the present invention, the code in the first word indicating the type of token may be of a variable number of bits so that some codes use a small number of bits (allowing the remainder of the bits in the first word to be used to represent other information) while other codes use a larger number of bits.

example, at the Interface between the system decoder and the video decoder, there are two types of information: (1) the coded video data and (2) the synchronization time derived from the time stamp information. The coded video data is viewed as data and is carried in a DATA token (e.g., the token called DATA) while the synchronization time is viewed as control information and is carried in a control token (called SYNC_TIME). Additional control tokens may also be used from time to time in the present invention. For example, a FLUSH token that behaves in amenner similar to a reset signal may be required to initialize the video decoding circuitry before attempting to restant decoding because of an order.

20

Tokens may be characterized as being either control or DATA tokens. For

In accordance with the present invention, it is an object of one preferred embodiment to time synchronize two circuits and, more particularly, to time synchronize two circuits without directly communicating system time from the first to the second circuit. In accordance with the invention, time synchronization of two circuits is accomplished without passing system time directly to the second circuit by providing synchronized time counters in each circuit.

The present invention also enables the system to time synchronize two circuits without communicating system time from the first to the second circuit by providing an elementary stream time counter in each circuit.

Accordingly, another object of the present invention is to time synchronize whorths and to determine the presentation time error, if any, of the object being presented by using lime stemp information, system time, and elementary stream time from the first circuit to generate synchronization time passed to the second circuit and compand to a copy of elementary stream time in the second circuit which is synchronized with the elementary stream time in the first circuit. The system of the present invention can time synchronize a system decoder and a video decoder without directly communicating system time from the system decoder to be video decoder, without passing system time directly to the video decoder by providing synchronized time counters in each circuit and without communicating system time throm the system decoder to the video decoder by providing system time from the system decoder to the video decoder by providing system time from the system decoder to the video decoder by providing system time from the system decoder to the video decoder by providing a video counter in each circuit.

10

The invention also enables the system to time synchronize a system decoder and a video decoder and to determine the display time error, if any, of the picture being displayed by using video time stamp information, system time, and video decoding time from the system decoder to generate synchronization time which is then passed to the video decoder and compared to a copy of video decoding time in the video decoder which is synchronized with the video decod-ing time in the video decoder which is synchronized with the video decod-ing time in the video decoder.

in accordance with the present invention, information derived from the timestamps can be transported through the system using a control token as previously described.

Figure 40 shows a first preferred embodiment Implementing elementary stream timestamp management, in accordance with the present invention. The clock references 263, which represent system time, are decoded by the system demultiplexer 254 and placed initially, and then as needed, into a time counter 255 within the system decoder 256, and are incremented at 90 kHz. A second copy of the clock reference 253 is simultaneously loaded into the time counter 255 that is inside the elementary stream decoder 257, incremented at 30 kHz, and synchropized to the time counter 256 in the system decoder 256.

The time stamps 251, in accordance with the present invention, flow from the systam demux 254 through the elementary stream buffer 280 so that they are delayed by the same amount as the incoming data. The time stamps 251 may also have a correction added to compensate for the non-zero decode time of the olementary stream decoder 257. The corrected time stamps 251 are then compared with the copy of the time stored the time counter 258 haide the elementary stream decoder 257 to determine whether the decoded information is presented to be early or too late.

The above embodiment is better than merely passing system time directly to the elementary stream decoder 257 from the time counter 255 in the system decoder 255 heatuse the counter in the system decoder changes 90,000 times a second. Therefore, system time would, in all essence, need to be continually passed to the elementary stream decoder 257. Passing system time conflusually would require dedicated prise or the like. By using a time counter 255 located in the system decoder 256 and a time counter 255 located in the elementary stream decoder 252, system time can be passed in the form of clock references 253 a few times a second.

Another embodiment is shown in Floure 41. The embodimont shown in

Figure 41 avoids the need for the clock references 258 to be passed to the elementary stream decoder 257. This is achieved by using a second counter" et_time" 202, containing information on elementary stream fire, which is maintained in both the system decoder 258 and the elementary stream decoder 257. The two et_time counters 252 and 258 are set at power on, and at other times such as channel change, and then they free run from there on. Since this embodiment of depends on the two et_time counters 252 and 258 staying in step, it will be appreciated that it is necessary to take measures to ensure the es_time counters 40 not get out of step. One way to ensure the es_time counters 252 and 258 stay is step is to use carry out of the es_time counter in the system decoder to reset the es_time counter in the system decoder to reset the es_time counter in the system

As further shown in Figure 41, the clock references 253, which represent system time, are decoded by the system demultiplexer 254 and placed into a time counter 255 within the system decoder 256 and incremented at 50 kHz. The e.g. time counter 262 in the system decoder 256 of the present invention and the es_time counter 263 in the elementary steam decoder 270 of the present.

Invention are synchronized with each other and incremented at 90 kHz. Elementary stream time stamps are also decoded by the system demultiplezer 294.

Accordingly, a synchronization value X is computed using the elementary stream timestamp, the system time contained in the time counter and the elementary stream time contained in the e.g. time counter 282 contained in the system decoder 256 according to the equations 3-1.

The following set of equations 3-1 (a - d) is likustrative of one method in accordance with the present invention, for time synchronization which avoids passing the clock references 253 to the elementary stream decoder 257. Equation 3-1 (a) is the equation required for time synchronization. Since it is undesirable to pass system time directly to the elementary stream decoder circuit 257, as shown in Figure 41, a synchronization time representation X is generated, using Equation 3-1 (b-d), by the system decoder 256 and this value is passed to the elementary stream decoder. Synchronization time X is then compared to the elementary stream decoder 257. Hence, the compared 253 lockated within the elementary stream decoder 257. Hence, the compared result is used to elementary three the decoded information is presented too

early or too late and then is further used in time synchronizing the system.

Equations 3-1:

- a) Time Synchronization = (Elementary stream timestamp system time)
- h) Time Synchronization = (X elementary stream time)
- c) (X elementary stream time) = (elementary stream timestamp system time)
- d) X = (elementary stream timestamp system time + elementary stream time)

In the present invention, the synchronization time, X, may have a correction added to compensate for the non-zero decode time of the elementary stream decoder 257. The corrected synchronization time is then compared with the elementary stream time contained in the es_time counter 263 located inside the elementary stream decoder 257 to determine whether the decoded information is presented too early or too late and is further used to time synchronize the system. Note, the time correction could be subtracted from elementary stream time contained in the es_time counter 253 located inside the elementary stream decoder 257 instead of added to synchronization time X for the same result. The above embodiment is an example of a solution for generating synchronization fime X and determining whether the information is presented early or late. It will be apparent to those skilled in the at that there are many other equivalent solutions for accombilishing the above.

For example, Figure 42 shows an alternative method for determining the synchronization time, X, in accordance with the present invention. In this arrangement, the system decoder 258 does not maintain an elementary stream time. Instead it records, in the register initial, time 265, the value of system time at the instant that the elementary stream time counter, es, time 251, located in the elementary stream decoder 257 is reset to zero. The value in es, time 263 can be computed by the system decoder 256 because it will be the difference between the current system time and the value recorded in fillfall, time.

The following equations 2-2 (a-c) is illustrative of this alternative method for of time synchronization. Equation 3-2 (a) is the equation representing the value of the elementary stream time stored in es, time 283 located in the elementary stream decoder 287. This is substituted into equation 3-1 (a) to give equation 3- 2 (b) which is simplified to derive equation 3-2 (c) providing the synchronization from X, as a function of the system time and the value stored in the Initial_time register 265. Equations 3-2:

- elementary stream time = system time initial_time
- b) X = (elementary stream timestamp system time + [system time initial time])
- c) X = (elementary stream timestamp initial_time)

Two solutions for deriving the synchronization time, X, in accordance with the present invention have been illustrated. However, it will be apparent to those skilled in the art that there are many other equivalent solutions.

Figure 43 shows another embodiment of the present invention implementing video timestamp management. The clock references 253, which represent system time, are decoded by the system demultiplexer 254 and placed initially, and then as needed, into a time counter 255 within the system decoder 256 and reincremented 450 kHz. As exceed dopy of the door references 253 are simultaneously loaded into the time counter 258 that is inside the video decoder 270 and incremented at 90 kHz, and synchronized to the time counter 255 in the system/depoder 256.

The video time stamps flow from the system demix: 254 through the video decoding buffer 271 so that they are delayed by the name amount as the incoming video data. The video time stamps may have a correction added to compensate for the non-zero decode time of the video decoder 270. The corrected video time stamps are than compared with the copy of the time in the time counter 268 Inside the video decoder 270 to detarmine whether the decoded picture is displayed too early or too talks.

The embodiment shown in Figure 43 is an improvement over the process 5 of merely passing system time directly to the video decoder from the time counter in the system decoder because the counter in the system decoder changes 90,000 times a second. Therefore, system time would in all essence need to be continually passed to the video decoder. Passing system time continually would require dedicated pins or the like. By using a time counter located in the system 30 decoder and a time counter located in the video decoder system time can be passed in the form of lock references a few times a second.

Referring now to Figure 44, the clock references, which represent system time, are decoded by the system demultiplexer 254 and placed into a time counter 255 within the system decoder 256 and incremented at 90 kHz. The vid time counter 272 in the system decoder 256 and the vid time counter 273 in

the video decoder 270 are synchronized with each other and Incremented at 90 kHz. Video time stamps are also decoded by the system demultiplexer 254. Accordingly, a synchronization value X is computed using a video timestamp, the system time contained in the time counter 273 and the video decoding time contained in the vid_time counter 272 contained in the system decoder 256 according to the equations 3-3.

The following set of equations 3-3 (a - d) is illustrative of one method in accordance with the present invention, for time synchronization which avoids passing the clock reference 253 to the video decoder 270. Equation 3-3(a) is the equation required for time synchronization. Since it is undesirable to pass system time directly to the video decoder circuit 270 as shown in Figure 44, a synchronization time representation X is generated, using Equation 3-3 (b - d), by the system decoder 258 and passed to the video decoder 270. Synchronization time, X, is then compared to the video decoder 270. The compared result is used to determine whether the decoded pittine is displayed to early or too late and then further used in time synchronizing the system.

- a) Time Synchronization = (Video timestamp system time)
- 20 b) Time Synchronization = (X video decoding time)
 - c) (X video decoding time) = (video timestamp system time)
 - d) X = (video timestamp system time + video decoding time)

In the present invention, the synchronization time, X, may have a correction added to compensate for the non-zero decode time of the video decoder.

The corrected synchronization time is then compared with the video decoder, time contained in the vid_time contained in the vid_time contained and the vid_time contained to the vid_time contained and to to determine whether the decoded picture is displayed to ce arry or too late and is also used to time synchronize the system. Note, the time correction can be subtracted from the video decoding time contained in the vid_time counter 273 located inside the video decoder 270 instead of added to synchronization time X for the same result. The above embodiment of the present invention is another example of a solution for generating synchronization time X and determining whether the picture is displayed early or late. However, it will be apparent to this existed the above.

Another lock feature, in accordance with the present invention, is that there is no need to deal with the full 33 bit time stamp number or 42 bit clock reference number. The present invention restricts the counters to 16 bits to allow 15 bit handling on the video decoder 270. At fast plance, it would appear that 16 bits cannot represent a sufficient number range at a resolution of 90 kHz (only 2/3 accord to be used). However, there is no need for euch high precision because the time control on the video decoder 270 is only accurate to a field time (since the video timing generator VTG free-runs or is gen-locked to something that has nothing to do with the MPEG stream being decoded) and, therefore, it is not related to timestamps or presentation time In any way.

As shown in Figure 44 and Figure 45, the synchronization time X and the vid_time counter 273 within the video decoder 270 use only sixteen bits. This is made possible by two factors. Flest, the difference between system time and the timestamp (used to derive the synchronization time; see Equation 3-3) should always be small, thus allowing the more significant bits to be discarded, Second, it is only possible to control the presentation of video to the nearest frametime. Therefore, the less significant bits are not required and are discarded by shifting right by four bits.

Thus, the eighen bits of time information used in the present invention are do do leal with thing errors of up to about 11.5 seconds with an accuracy of about 180 µs (about 1% of a field time). A PAL or SECAM European 625 line TV system is, thus, 112.5 ticks of the 5625 Hz clock; a NTSC 525 line TV system is 93.8 ticks. Hence, using 16 bits allows timing calculations with an accuracy of about 1% of a field time.

25 Figure 46 shows the preferred process, in accordance with the present invention, of the moving the time stamp through the hardware. The preferred method for communicating information in this hardware is Tokens, but it will be appreciated that citientailive methods may also be employed. The hardware is divided into two modules. The first module is added just after the Start Code 30 Detector 2011. This module is responsible for generating a token, SYNC_TIME containing the synchronization time X, as discussed above, and this occurs just before an associated PICTURE_START token. In the MPEG systems stream, the time stamp is carried in a packet header and refers to the first picture in the posket of data. Since the acades do not line up with the video data, there will.

general, be the end of the previous picture before the start of the picture to which the time stamp refers.

The symphronization time information may be supplied to the present invention either wa a microprocessor interface or by using a Tokan. In either case, the synchronization time date (15 bits) is stored in the synchronization time register (divided into two parts to allow across to each byte individually), as

Register	Size/Di	Reset	Description
ts_low .	Birw		The lower eight bits of the synchronization
		İ	time value,
	- 1		The is_low register is slaved so that
	1	i	new values may be written into this register
			without affecting the value previously written
	1		(that will become part of a SYNC_TIME to-
•	Ì		ken).
			Writes to ts_low register affect the
			master register whitst reads read-back the
	l	ì	slave register. Until a master -to-slave trans-
			fer has been effected using ts_valid the value
			written into ts_low cannot be read back.
ts_high	8/rw	1.	The upper eight bits of the synchronization
	1	1	time value,
			Slaved in the same way as ts_low.

10

\$2

Register	Size/Di	Reset	Description		
ts_valid	linu	C	This bit controls the master-stave transfer of tra_tow and tra_bligh. When values have been written into tra_tow and ta_bligh the microprocessor about the control of the		
ts-waiting	Vro .	0	When set to 2010 the registers is_low and is_logh do not contain walf synchronization is_low and is_logh do not contain walf synchronization. When set to one the registers is_low and is_logh contain valid synchronization firms information. A SYNC_TIME (Shern will be persented before the next IPCLIME_SYART to-lear and is_low and		

Table 12 Microprocessor registers for handling synchronization time

In the present invention, a flag, ts_waiting, is set to indicate the fact that valid synchronization time information is in the timestamp register. If the data was

supplied using the SYNC_TIME token, then that token is removed from the stream of tokens.

When a PICTURE_START token is encountered, the flag that indicates the status of the synchronization time register is examined. If the flag is not set, then ne action is taken and the PICTURE_START token and all subsequent data is unaffected. It, however, the flag is set, indicating that valid synchronization time information is available in the register, then a SYND_TIME token is generated and placed in the data stream before the PICTURE_START token. The flag is then cleared and the synchronization time register is made available for the next time-stamp that occurs.

The second module as shown in Figure 46, consists of a prescaler clocked at 27 MHz and a vid_lime counter clocked by the prescaler 278 which are associated with the microprogrammable state machine, (MSM) 218. There is a prescaler 278 that divides the clock by 4800, as shown in

15 Figure 44 and Figure 45. In other words, 4800 is 300 (27 MHz / 90 kHz) times 16. The 4804,8 option shown in Figure 45 and Figure 46 is discussed below.

In the NTSC color television, the frame rate is not 30 Hz but is, in fact, approximately 29.94 Hz (precisely 3000/1001 Hz). [Before the advent of color television 30 Hz precisely was used.] There are precisely 1716, 27 MHz clock periods per NTSC line time (line time is 1/525 of frame time).

The American television standards body has expressed an interest in returning to 30 Hz in the future (or more probably 60 Hz for HDTV). As a result MPEG supports a frame rate of 30 Hz precisely. However, since it is not possible to generate a stable 30 Hz television signal from a 27 MHz clock (there being 1714.29... sycles per line) it is difficult to generate a 30 Hz rester in the MPEG framework.

One possible solution is to 'Dend' the clock rate at the decoder so that including a 27 MHz clock, a 27,027 MHz clock is generated. This clock is generated using the MPEC clock references with a divider of 300.3 (rather than 300) to yield the 90 kHz clock. This 27,027 MHz clock when clocking the Identical video firing circuitry that provides a 29,94 Hz frame rate from 27 MHz will give a provise 30 Hz rate.

In the framework of the present invention, the 90 kHz is prescaled by a further factor of 16. Accordingly, division of the 27.027 MHz clock by 300.3116=4804.8

The Vid time counter 273 (discussed above) contains the video decoding time and is incremented each time that the prescaler reaches its terminal count. The vid time counter 273 is reset by the reset-time pin.

The prescaler and vid_time counter of the present invention can be implemented with fully clocked feed-back flip-flops which are much more resistant to cr-particle corruption than the resistive-feedback or weak-feedback latches used elsewhere. Using clocked feedback flip-flops for time counters will help ensure that the time counter in the video decoder stays in step with the time counter in the system decoder.

Figure 47 illustrates the process the MSM 218 performs when it receives the SYNC TIME token. The MSM 218 is able to read the current time indicated by the video time counter and to then compare it with the value supplied by the video SYNC TIME token. It can, therefore, determine whether it is early or late. as compared to the time at which it should be decoding the pictures.

10

15

30

In the present invention, a 16 bit signed timestamp correction is added to the synchronization time X (discussed above) that was carried by the video SYNC TIME token. This correction is reset to zero by the MSM 218 at chipreset, and if no action is taken, the synchronization time remains be unaltered. The controlling microprocessor can always write value into ts_correction to 20 modify the synchronization time and, therefore, compensate for differential delays through the video and audio decoders.

The current video decoding time contained in the vid time counter 273 is subtracted from the corrected synchronization time. The sign of value gives the direction of the error (and determines the error code, if any, generated by the MSM 218). The absolute value of the difference is then taken and the result is compared to a threshold value to determine whether the timing error is within acceptable limits. Since, at present, the video timing can only be controlled to an accuracy of plus or minus a frame time from the nominal time (because the VTG 333 free-runs) this threshold is set at one frame time.

If the error exceeds a frame-time, then some correction must be made. The MSM 218 of the present invention can correct the situation itself if the decoding is too early since the MSM can simply delay the decoding until the appropriate time. However, if the decoding is later than the intended time, then time correction is more difficult because it is not possible to discard pictures 35 reliably at the purport of the coded data buffer. Essentially, the decoding of the

sequence is broken and the most reliable way to correct the situation is to restart the decoding process in a manner similar to random-access or channel change. In order to facilitate this process, the control register of the MSM 218 may be programmed to diseard all data until a suitable start code or FLUSH token is ancountered. In addition, the error "ERR_TOO_EARLY" is not generated during start-up, irrespective of the setting of disable_too_early, because at start up, the first picture is expected to be early.

Table 13 is illustrative of how the MSM 218 registers work and details some of the actions and error messages information placed in the registers can generate.

Register Name	Size/Dir	Reset State	Description
ts_correction	16/rw	zero	Correction added to synchroniza- tion time before it is used.
frame_time -	16/nv	226 or 188	Represents the tolerance on the timing of decoding pictures. Reset state determined by the PALINTSC pin.
Svid_time	16/ro	zero	Reset by either reset or reset_time. The current value of video decoding time.
manual_startup	Urw .	zero	When set to one the start-up is to be performed manuelly using decode_dlaable. In this case SEQUENCE_END and FLUSH tokens at the MSM cause decode disable to be act to one.

Register Name	Size/Dir	Reset State	Description
decode_disable	1/rw	2670	When set to zero the decoding proceeds normally. At the start of each picture the MISM checks the status of decode_disable and will not proceed if it is set to one. Note that if manual start-up is to be performed (i.e. without the time-stamp management hardware) then this bit should be set to one at the same time as manual_start pic is set to one.
disable_too_early	Urw	zero	When set to one the error "ERR_TOO_EARLY" indi- cating that the decoding is too early is suppressed and the MSM simply waits to correct the situation.
NTSC_30	1/rw	zero	When set to one the presceier di- vides by 4804.8 rather than 4800. Set automatically when decoding 30 Hz frame rates.
discard_if_late	1/rw	zero	This has no effect unless an "ERR TOO_LATE" is generated (or would be generated it errors were not maked out). If it is set to one then data is discarded until the condition indicated by discard_until.

Register name	Size/Di r	Reset State	Description
discard_untâ	2kw	zero	Indicate the condition which causes time-stamp triggered discarding to be terminated. O-FLUSH 1-SEQUENCE_START 2-GROUP_START 3-NEXT PICTURE Note 1-Past discarding one picture may immediately be un-cone if the properties of a dummy field to preserve the attendant of a dummy field to preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the attendant of the preserve the

Table 13 Timestamp MSM registers

5

As a result of the synchronization time handling of the present invention, it is possible that one of two errors will be generated.

ERR_TOO_EARLY is generated if the decoding is taking place earlier than
the time indicated by the time-stamp. ERR_TOO_EARLY may be suppressed, but

ERR_TOO_LATE will always be generated unless all errors are masked out.

In summary, the present invention includes: an apparatus for synchronizing time having, a timestamp for determining presentation time, a color, reference for Intializing system time in a first circuit, a first time counter in communication with the clock reference for keeping system time in a first circuit and a second time counter initialized by the clock reference in a second circuit synchronized with the first time counter, for keeping a local copy of the system time and for determining the presentation timing error between the local copy of system time and system time by

comparing the timestamp to the second time counter. It further includes an apparatus for synchronizing a system decoder and a video decoder using a timestamp for determining display time, a clock reference for initializing system time in the system decoder, a first time counter in communication with the clock reference for keeping system time in the system decoder and a second time counter initialized by the clock reference in the video decoder synchronized with the first time counter, for keeping a local copy of system time and for determining the display timing error between the local copy of system time and system time by comparing the timestamp to the second time counter. A still another embodiment includes an apparatus for synchronizing a first circuit and a second circuit using a clock reference for initializing system time in the first circuit, a first circuit having a time counter in communication with the clock reference for keeping system time, a first elementary stream time counter in the first circuit for providing elementary stream time. The first circuit is adapted to receive a time stamp, and the first circuit generates synchronization time by adding elementary stream time to the time stemp and subtracting system time. The second circuit is adapted to receive synchronization time from the first circuit and has a second elementary stream time counter in synchronization with the first elementary stream time counter for providing a local copy of the elementary stream time and for determining a timing error between the system time and the time stamp by comparing synchronization time to the local copy of elementary stream time. In this way, the clock reference signal does not have to be passed directly to the second circuit in order to determine the timing error. In another embodiment, an apparatus for synchronizing a first circuit and a second circuit has a clock reference for initializing system time in the first circuit. The first circuit has a time counter in communication with the clock reference for keeping system time, and a first video time counter for providing video decoding time. The first circuit is adapted to receive a video time stamp and generates synchronization time by adding video decoding time to the video time stamp and subtracting system time. The second circuit is adapted to receive synchronization time from the first circuit and has a second video time counter in synchronization with the first video time counter for providing a local copy of video decoding time and for determining a timing error between system time and the video time stamp by comparing synchronization time to the local copy of video decoding time. Accordingly, the clock reference signal does not have to be passed directly to the second circuit in order to determine the timing error. The present Invention

25

also includes a method for providing timing information by providing a video data stream having a time stamp carried in packet header wherein the time stamp refers to the first picture in the packet of data. In the next step a register is provided having a flag used to indicate valid time stamp information which is taken from the packet header and placed into the register. Next, the timestamp is removed from the video data stream and placed in the register. Next, the method encounters a picture start and subsequently examines the status of the register to determine if valid time stamp information is contained in the register by checking the flee status. A time stamp is generated in response to the picture start if the flag indicates valid time stamp information is contained in the register and then the timestamp is inserted back into the data stream. Another embodiment includes an apparatus described above wherein the elementary stream time counters are restricted to 16 bits. Likewise, there is an apparatus as described above, wherein the second elementary stream time counter located in the elementary stream decoder is restricted to 16 bits. Furthermore, there is an apparatus as described above 15 wherein the synchronization time is restricted to 16 bits for controlling the elementary stream decode. The present invention also has a process for decoding video and for determining display time errors against a threshold value. It then parses video data into tokens for further processing, determining if a time stamp token is indicated, comparing the time stamp token to a video time, and generates 20 a compared value to determine an indicative of timing error. Next, it determines whether the compared value, when compared against a threshold value, is within acceptable parameters when a timing error is indicated and indicates when the compared value is outside acceptable parameters. An alternative embodiment includes an apparatus for using a system decoder and a video decoder. The 25 system decoder is adapted to accept MPEG system streams and demultiplexing video data and the video time stamp from the stream. The system decoder has a first time counter representative of system time. The video decoder accepts the video data and the video time stamp, and has a second time counter in synchronization with the first time counter. The video decoder also has a video decoder buffer for accepting the video data at a substantially constant rate and outputting the video data at a varying rate and for passing a video time stamp. The video decoder while decoding a picture from the video data also compares the video time stamp for the decoded picture with the second time counter to determine the appropriate display time. There is also a method for determining a time error between a first

circuit and a second circuit by providing the first circuit with a system time (SY), a time stamp (TS), and an elementary stream time (ET), obtaining synchronization time (X) by using the elementary stream time(ET), the time stamp (TS) and the system time (SY), in accordance with the equation; X=ET + TS-SY, providing 5 synchronization time (X) to the second circuit and generating a synchronized elementary stream time (ET2) and obtaining a time error by using synchronized time (X) and in accordance with the equation ET2-X; hence, the first circuit can be time synchronized with the second circuit without passing system time to the second circuit. Another method for determining a time error between a first circuit and a second circuit has the following steps: providing the first circuit with a time stamp (TS), and an initial time(IT), obtaining synchronization time (X) by using the time stamp (TS) and the initial time (IT), in accordance with the equation X=TS-I. providing synchronization time (X) to the second circuit and generating a synchronized elementary stream time (ET) and obtaining a time error by using synchronized time (X) and in accordance with the equation ET-X. In this way, the first circuit can be time synchronized with the second circuit without passing system time to the second circuit. Still another method for determining a time error between a first circuit and a second circuit includes the following steps: providing the first circuit with a system time (SY), a video time stamp (VTS), and a video decoding time (VT), obtaining synchronization time (X) by using the video decoding time (VT), the video time stamp (VTS) and the system time (SY), in accordance with the equation; X=VT+VTS-SY, providing synchronization time (X) to the second circuit and generating a video decoding time (VT2) in the second circuit which is synchronized to the video decoding time (VT) in the first circuit, and obtaining a time error by using synchronized time (X) and in accordance with the equation VT2-X. Accordingly, the first circuit can be time synchronized with the second circuit without passing system

25

time to the second circuit

٠.

Detailed Description of the Invention for Asynchronous Swing Buffering for asynchronous swing buffering, in accordance with the present invention, two buffers are operated asynchronously, one is written while the other is read. Accordingly, this allows for a data steam having a first rate of through-put to be resynchronized to another rate, while still maintaining a desired rate. In the invention, the write control and read control both have state Indicators for communicating which buffer they are using and whether the controls are waiting for access or are, in fact, accessing that buffer. Each side communicates to the other side a single bit to indicate which buffer it is using. This is the only signal that must be synchronized between the two sides of asynchronized scripes of the property of the prope

When one control forcial (read or wind) finishes accessing a buffer, then the invention will allow control to pass to the other circuit. If, after the control has swung, and two control circuits are trying to use the same buffer, then the later control circuit will begin waiting. The control circuit will wait until each side is using alternate buffer, i.e., the other circuit of has swung. If, fare it has swung, it finds that it is not using the alternate buffer to the other side, it will not wait, but immediately commence accessing. This system of arbitration between the buffers is started up by both buffers using the seme buffer, buffer 0, in this case. The read side starts up by waiting, while the writes side is accessing, since there is nothing valid to read out of either buffer.

In one embediment, in accordance with the present invention, the swing buffers are two discrete RAMS having all signals, such as enabling strobes, addresses and data multiplexed from either the read or wrife side, dependent on which buffer is being accessed by each side. This structure has been shown to use at lot of are in the busing of a large number of signate between the two buffers.

Combining the two RAMs into a single structure saves much of the busing rea while still iminitiating performance to the same standard. This structure contains twice as many rows of cells as one of the discrete RAMs found in the first embodiment of the present invention. However, the second embodiment must have two pairs of bit lines share the read and write to the discrete buffers is happening simultaneously and asynchronously. Each row will be of its original width (i.e., have the same number of cells) since accesses are the same width as for the discrete RAMS. Each pair of rows are accessed as if at the same address, but from different buffers, so they connect to a different pair of billines. Using the same address these pair of rows can be readily accessed by one row decoder connected to the read address and one row decoder connected to the write address. Again, the read and write control never access the same buffer at the same time so there is no conflict as to which pair is accessed by which row decoder.

In the same way in which each row decoder can access rows from each buffer, both the read and write circuitry within the structure of the present invention connect to each pair of billines, one pair from each buffer. The read and writes are then multiplexed into each of the buffers and, for the same reasons explained above, there will not be conflict.

As abown in Figure 48, a swing unit 1 includes awing buffers 10 with RAM 12 and 14 in accordance with the present invention. The swing unit 1 also includes a write control circuit and a read control circuit, which control the data into and out of the RAM 12 and 14. The read control circuit and the write control circuit accompish its by use of storbes, data and address control incred. B. Lince 7 and 6 are control lines to indicate the RAM used by the write control circuit and the RAM used by the read control circuit. Line 7 functions to control the write control circuitry, i.e., when the read control circuitry is using, RAM 12 if low, RAM 14 if high. Smillarly, Line 9 functions to inform the read control circuitry that the write control circuitry is using RAM 12 if low, RAM 14 if high.

In the present invention, swing buffer 10 has two RAM arrays, 12 and 14. Swing Buffer 10 is capable of asynchronous, alternative reading and writing to the RAM area which enables the apparatus to achieve the necessary band width for high speed accessing of the memory. The RAMs 12 and 14 require the following signals: write address 16, read address 16, data in 20, data out 22; and a read and write onable signal (not shown). See also Figure 40.

The write address and read address signals are multiplexed by multiplexers 24. The RAM array 12 and 14 operate with the write circuitry, row decoder and read circuitry in a conventional sense.

In the first embodiment of the present invention, during initiation of the swing buffer 10, RAM 12 will be written to until the control circuitry switches a write enable 30 single to RAM 14.

25

Once the RAM array 12 has been written, it falls under the control of the read circuitry 4, to be read. During this time, the RAM array 14 is also being written. It is important to note when the RAM array falls under the control of the read array control 2, or the write control circuit 4, the control is established until reading or writing is completed and then control is turned over. In the situation where the read

93

control circuit 4 is accessing the RAM array, such as 12, and the write control circuitry 2 needs to access the same RAM array 12, then the write control circuit will begin waiting.

Therefore, in accordance with the present Invention, two control events are 5 created. When a write control circuit or a read control circuit swings to a offerent RAM, it will either begin immediately accessing the RAM since the RAM is free and not under control of the alternative circuit, or it will begin to wait. During start up, the read side defeas to the write side, since there is nothing valid to be read out of either buffer.

The second embodiment of the present Invention is shown in Figure 50. An integrated swing buffer 30 includes a RAM array 31 awing the logical size of RAM array 12 combined with RAM array 14. In other words, there is the same amount of RAM in both the first and second embodiments, however, it is combined in the second embodiment. Accordingly, the integrated swings buffer has the advantage of saving much of the busing area while still performing the same swing buffer that the contraction.

In the second embodiment of the present invention, the write circuit and read circuit 34 and 36 respectively, are similar to those used in the swing buffer 10. However, these circuits now include selectors which choose from the pairs of bit lines described hereinafter. Likewise, the read access row decoder 38 and the write access row decoder 40 are similar to those contained in swing buffer 10, however, they are able to access a pair of rows as described hereinafter in Figure 51.

As shown in Figure 51, the particular structure of the integrated swing buffer 30, in accordance with the present invention, is detailed. Individual cells 42 are 25 contained in rows 44. The read row decoder 39 and write row ecoder 40 access the rows 44 in pairs. A pair of rows have the same address provided by the address lines 56 and 18. The read buffer line 52 and write buffer line 54 and buffer line 52 and write buffer line 64 provide the control information for selecting one of the paired rows 42. The buffer 0 billines 48 and buffer 1 billines 50 connect to alternative rows of cells and to the read and write 30 circuity 34 and 36. For clarity in depicting the addressing, the lighter shading illustrates the read now decoder 38 accessing a row in buffer 0. Similarly, the deriver shadrion libustrates the write row decoder 40 accessing a row in buffer 1.

In summary, the present invention includes a swing buffer apparatus having at least two RAM arrays, a write control circuit in communication with the RAM arrays for controlling data input into the RAM array, and a read control circuit in

_

communication with the RAM arrays for controlling data output from the RAM arrays. Furthermore, the write control circuit and read control circuit are in communication with one another to allow a synchronized control of the RAM arrays. There is also a swing buffer apparatus having a RAM array, a write control circuit in communication with the RAM array through a pair of bif lines, a read control circuit in communication with the RAM array through a pair of bif lines and a read row decoder and a write row decoder for addressing the RAM through a pair of rows so that individual cells are read. The present invention also provides a method of synchronized syndressing RAM by decoding at least a pair of circle in the RAM,

10 using a row decoder to decode at least a pair of rows and selecting one of the rows to be assessed, using at least two pairs of bitlines connected to read a circuit and a write circuit and selecting the pair of bitlines to be used.

DETAILED DESCRIPTION OF THE INVENTION FOR STORING VIDEO INFORMATION

Video decompression systems contains three basic parts used to decode and display picture information. The three main parts of a video decompression system are the spatial decoder, temporal decoder and the video formatter. The present invention involves the temporal decoder and video formatter and the way in which the temporal decoder and video formatter manage their respective picture buffers. hereinafter the frame store buffer. In MPEG systems, the temporal decoder contains two frame store buffers and the video formatter contains two frame store

MPEG uses three different picture types; Intra (I), Predicted (P) and Rinfrectionally interpolated (B). B pictures are based on predictions from two other pictures; one picture is from the future and one from the past. The I pictures require no further decoding by the temporal decoder, but must be stored in one of the two frame store buffers for later use in decoding P and B pictures. Decoding a P picture requires forming predictions from a previously decoded P or I picture. The decoded P picture is stored in a frame store buffer for use in decoding further P and B pictures. B pictures can require predictions from both of the frame store buffers. However, B pictures are not stored in the frame store buffers.

It will be appreciated that I and P pictures are not output from the temporal decoder as they are decoded. Instead, I and P pictures are written into one of the frame store buffers, and they are read out only when a subsequent I or P picture arrives for decoding. In other words, the temporal decoder relies on subsequent P or I pictures to flush previous pictures out of the two picture buffers. Accordingly, the spatial decoder of the present invention can provide a fake I or P picture when it is necessary to flush the temporal decoder's two frame store buffers. In turn, this fake picture is flushed when a subsequent video sequence begins.

20

As shown in Table 14, the picture frames are displayed in numerical order.

B6 Display Order Be P4 B5 110 Transmit Order P4 Be B3 P7 86 110 B8 89

Table 14: Frame Stores

However, in order to reduce the number of frames that must be stored in memory by the temporal decoder, the frames are transmitted in a different order. It is useful to begin the analysis from an intra frame (I frame). The I frame is transmitted in the order it is to be displayed. The next predicted frame (P frame), P4 is then transmitted. Then, any bi-directionally interpolated frames (B frames) to be displayed between the I frame and P4 frame are transmitted, represented by Be and B3. This allows the transmitted B frames to reference a previous frame (forward prediction) or a future frame (backward prediction). After transmitting all the B frames to be displayed between I and P4, the P7 frame is transmitted. Next, all the 10 B frames to be displayed between the P4 and P7 frames are transmitted, i.e., corresponding to B5 and B6. Then, the next I frame, H0, is transmitted. Finally, all the B frames to be displayed between the P7 and I10 frames are transmitted, corresponding to B8 and B9. This ordering of transmitted frames requires only 2 frames to be kept in memory by the temporal decoder at any one time, and does not require the decoder to wait for the transmission of the next P frame or I frame to display an interlecting B frame. As described above and shown in Table 14, the temporal decoder of the present Invention can be configured to provide MPEG picture reordering. With this picture reordering, the output of P and I pictures is delayed until the next P or I picture in the data stream starts to be decoded by the

As the P and I pictures are reordered, certain tokens, i.e. Picture_Start, Upps, and Temporal_Reference, are stored temporarily on the chip as the picture is written into the picture before. When the picture is read out of display, these stored tokens are retrieved. At the output of the temporal decoder, the DATA tokens of the newly decoded P or I picture are replaced with DATA tokens for the older P or I picture, and they are then sent to the video formation. Note that the output from the temporal decoder is in tokenized macrobiock format and there is no hipsch-for-start conversion.

temporal decoder.

In brief, the video formatter of the present invention stores two framestores 30 or pictures. In some video formatters thee pictures or framestores are used to accommodels such features as repeating or akipping pictures. The video formatter's off-chip DRAM holds three framestores. The use of three framestores here allows frames to be either repeated or skipped in situations where the frame rates of the decoded video and the display are different.

10

All I, B and P frames are stored in the framesiores of the video formatter. At any one time, there may be one frame store from which data is being displayed, one frame store into which data is being written, and in video formatters with three framestores, one other frame may be being stored in the third frame store.

The present embodiment performs all the prediction, reordering and block-toraster tasks MPEG normally handles by using a temporal decoder with two framestores and a video formatter with two framestores, i.e., for a total of four framestores. This is accomplished in the present invention by using a frame store sharing scheme that only uses three framestores. The present embodiment cannot, however, handle the repeat and skip frame tasks of a video formatter with only the three framestores.

The present invention stores I pictures in a first frame store and P pictures in a second frame store. Because of the need to perform the block-to-raster conversion, B frames are stored in the manner detailed below in a third frame store. In order to minimize the amount of external DRAM required, a scheme is used where successive B frames share the same third frame store.

When a B frame is decoded, it may refer to the two previously decoded I or P trames occupying the first and second framestores. The decoded B frame is written into the third frame store. The present embodiment allows the raster to commence prior to a frame store being completely filled. The raster is allowed to start before the frame store is filled so that the next B frame can be written into the same frame store to occupy the space vacated by the raster at the top of the previous frame.

In order to keep a record of which parts of the frame store are occupied with picture data, and which are available for new data, each frame store is split into sectors. In the present invention, each frame store is first split into two field stores, each of which comprises. A sectors where N is the number of block rows in the field.

Frames coded as field pictures are straightforward. Each successive machinicist row occupies two sectors in a field store. Once the write back has progressed far enough down the frame, the raster starts reading out each sector from the top. Once the write back of the first frame has been completed, the start of the next frame is written into the space left by the raster. Checks on the status of each of the sectors ensures that the sector to be rastered is indeed full, and that for write back, the two sectors required are empty.

Frames coded as frame pictures are more difficult. Unlike field pictures, the macroblock rows of data are not written to the DRAM in the same order as they are to be rastered. The field stores are written to in parallel, whereas the fields are rastered in turn.

Consider a picture with 8 sectors per field store. That is, Field store 0 consists of 8 sectors numbered 0 to 7, each of which contains one row of blocks (i.e., each 8 pixels deep by the width of the picture). Field store 1 consists of 8 sectors, numbered 8 to 15, each of which contains one row of blocks (i.e., each 8 pixels deep by the width of the picture).

The first macroblock row is written back into sector 0 in field store 0 and to sector 8 in field store 1. The field stores continue to be filed in parallel. At some point, the raster beings displaying sectors from field store 0, that point being chosen so that the raster of field store 0 does not catch up with the write back. However, the second frame cannot be written back in the same manner as the first. Because the sectors are written and read in a different order, waiting for the same two sectors to be free at the start of a frame would mean that write and read could not run continuously. This must be achieved in order to maintain the display and to maintain decoding at the necessary rate.

Accordingly, the second frame must be written into sectors of the frame store 20 already freed by the rester. This is implemented by dividing the framestores in two. Hence, for the second frame, the meanings of the half field stores change. Sectors 4-7 become the upper part of the second field store and sectors 8-11 become the lower part of the first field store, i.e., they swap over. The first macroblock row is written to sectors 0 and 4, once they are freed, with subsequent rows written to 1 and 5, then 2 and 6, and then 3 and 7. The next row is written to sectors 8 and 12, and so on through to 11 and 15. This reallocation to the memory is sufficient to allow the write back and raster to continue at the appropriate rate.

Should a third successive B frame arrive, the write back order reverts to that of the first frame.

In the shared B frame store, with FRAME pictures: The FIRST picture is written back to -Sectors 0 and 8 [1st macroblock row=2 block rows] Then 1 and 9, 2 and 10, 3 and 11, ... 7 and 15. The FIRST picture is restered from -

35 Sector 0.

10

25

30

,

Then 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15. The SECOND frame is written to -

THE SECOND HEAD

Sectors 0 and 4.

Then 1 and 5, 2 and 6, 3 and 7, 8 and 12, 9 and 13, 10 and 14, 11 and 15.

The SECOND frame is rastered from -

Sector D.

25

Then 1, 2, 3 B, 9, 10, 11, 4, 5, 6, 7, 12, 13, 14, 15.

Note that, in accordance with the present invention, the second frame, the first macroblock row is not written into sectors 0 and 1, which are, after all, the first 10 was sectors to be freed by the raster. Instead, it waits for sector 4 to clear. This is done for two reasons: First, waiting for sector 4 to clear to clear to clear to establish to maintain confinuous decoding and display, even in the student of vovicicase coded data, and is a easier to implement. Secondly, with picture sizes which divide into a number of sectors that are not a power of two, the sequence for writing 15 to and reading from sectors of memory does not repeat chen (for example, NTSC format has 30 sectors par field and the sequence would repeat avery 68 frames). This makes testability and recovery difficult.

As far as implementation is concerned in the present invention, rather than keep a record of the status of each individual sector, each half side distore is affectively implemented as a fit of, with potners to the next location to be written and to be read. Thus, each fife being full or empty causes write back and raster, respectively to be disabled. This makes use of the knowledge that each half field store is listed written and read only one way, just like a file.

In summary, the present invention, provides method for storing video information by providing video information in the form of an I Frame, a P Frame, a B, Frame and a BZ Frame, storing the I Frame in a rest Frame store, storing the P frame in a second frame store; providing a third Frame store having a first and second field store; the first and second field steen being split into at least two memory areas respectively, storing the B, Frame in the third register, reading the B, Frame from a selected portion of the memory area from which the B, Frame was read; whereby a reduced amount of memory area from which the B, Frame was read; whereby a reduced amount of memory can be used to store video information.

The two programs found herein below contain code to be used in the preferred embodiment of the invention.

Detailed Description of the Invention for a Parallel Huffman Decoder In accordance with the present Invention, the Parallel Huffman Decoder block will decode Huffman cooled Variable Length Codes (VLCs) and Fixed Length Codes (FLCs), and pass through tokens under the control of the parser microprogrammaline state machine (MSM).

This embodiment of the present Invention handles both MPEG-2 as well as MPEG-1 Huffman codes. An important aspect of this embodiment of the invention is that it can sustain a high through-put due to the fact that it is a parallel decoder rather than a serial one.

This ambodiment of the present invention uses a code lookup technique to decode Huffman codes. This is done to achieve the performance requirements and also to handle the second MPEG-2 transform coefficient table which is irregular or non-canonical in nature.

10

Furthermore, this embodiment of the invention has some features that allow it to decode certain more complex components from the stream in a single cycle without the essistance of an external controller. Examples of such complex components are Escape-code certificients, Intra-DC values and Motton Vector deltas, all of which are present in the stream as combined VLCFIC components.

Referring now to Figure 52, there is shown how the Parallel Huffman Decoder 300 deals with variable length codes (VLCs). FLCs require a bypass mechanism which uses the selector 301 output to generate data and an input field to specify the length of the FLC. Thus, the ROM 302 is not required at all during FLC decoding.

However, to decode a VLC, input is first loaded into the two input data registers, 'MSReg' and 'LSReg' as shown in Figure 52. As the names imply, the 25 "earlier" or most significant data is stored in MSReg. The selector is used to align the beginning of the next VLC with the ROM input. Thus, to decode the very first VLC, the selector outputs the top 28 bits of its 59-bit input and the top 18 bits of these are passed to the Huffman Code ROM 302. For subsequent VLCs, the selector effectively shifts the input according to the total count of bits decoded thus far. The count is maintained by adding the size of each VLC, as it is decoded, to a running total. The various word widths are a result of the maximum coded size which can be decoded, which is the 32-bit MPEG-1 Escape Coded Coefficient, and the maximum VLC size which is 16 bits (COT coefficient tables).

The "table select" Input is used to select between the various different

35 Huffman code tables required by MPEG."

The Huffman Code ROM

20

25

The core of the Implementation of the present invention, used to decode all the VLCs is a special ROM 302 whose addresses are controlled with a selector/shifter 301 as shown in Figures 52 and 53. The ROM 302 has the job of performing a VLC table index calculation, followed by the index-to-data operation that yields decoded data.

The index calculation can be thought of as a content addressable memory (CAM) operation with "don't care" matching implemented to handle the Huffman codes which form the presented data. Since all the VLC code labbes are fixed, a CAM-ROM will suffice and this is the job of the ROM AND-plane shown in Figures 54 through 57. Since the index generation is performed in a lock up manner (rather than algorithmically) there is no restriction to handling tables which are canonical.

The ROM Or-plane converts the "index" (an activated word-line) Into the decoded data and the size (or length) of the code. The data forms the decoded output (subject to error checking) and the size Information is fed back to allow a calculation to be performed which controls the selector and, thus, presents the decoder ROM 302 with the correct data to perform the decoding of the next VLC in the subsequent Ordic.

The ROM 302 address of the present invention is in two fields. The larger field is the bit-pattern to be decoded and the smaller field selects which Huffman code table is to be examined. The bit-pattern which must be examined is quite long, 16 bits, corresponding to the longest VLC code and there is an additional 4 bits of table select. Thus, there is a total address space of 20 bits (approximately one million addresses) although there are only in 450 entries in the ROM 302. The reason for the difference is due to the existence of "don't care" bits.

In order to decode VLCs, the AND-plane must be able to decode "don't care" bits in the VLC bit-pattern. This is because all VLCs which are shorter than the maximum 18 bits will be followed by additionable bits which form no part of the decoding of that VLC. Because of the wide address, the AND-plane is predecoded (2>-4), and the ROM 302 must combine "don't care" handling with this predecode. Furthermore, in addition to the complete MPEG code tables, the ROM 302 also has entries to identify illegal VLC patterns, which exist for some code tables.

เกว

In order to sustain output of one decoded item every cycle, some care must be taken to control the decoder input and special handling must be used for some "complex" symbols (i.e., ones which are not single FLCs or VLCs).

In order to sustain peak throughput of Escape-coded coefficients it must be possible to input at lesst one complete code per cycle. Since the maximum length required is 28 bits in MPEG-1 this dictates the input word width of 32 bits (being the next senable size greater than 28).

Normal transform coefficients are also "complex" symbols, in the sense that they consist of a VLC followed by a 1-bit FLC which gives the sign of the level value and are handfeld in a similar manner to the other complex symbols (e.g., motion Vectors, Intra DC and Escape coded coefficients). Peak throughput cannot be achieved if coefficients are decoded as a VLC followed by an FLC (in separate cycles) and the alternative of allowing the ROM 302 to decode the sign bit would double the size of the two largest tables in the ROM. Thus in the present invention, special handling is used for various symbols so that a single cycle can produce the "final" focusing feets.

FLCs and Tokens

The basis of FLC handling is to control the selector with the required length of the FLC and to bypase the ROM 302 and simply output the correctly selected FLC.

Thus, simple FLCs are handled fairly naturally by the decoder, without significant extra hardware. Furthermore, tokens are not manipulated, but simply passed directly to the output of the decoder.

Implementation

25

This section describes several important features of the implementation of the deceder, in accordance with the present invention. The implementation includes the arrangement of registers with the counter 303 and selector 301, as shown in Floure 52, and the actual code ROM.

The schematic of Figure 53 shows how the core components are inharconnected to implement the main Huffman decoding core section of the present
invention. The registers maj51:0) and 1s[31:0] are MSReg and LSReg, respectively, and the block pheelect is the selector. The counter logic is contained in the
block pheelong (together with various other logic) and the count latch is called
ontl(4:0). The other logic on this schematic deals with handling commands, data
and command dynamics, tokens, and the manipulation of the more "complex"
symbols (performed in block phocp).

The schematic shown in Figure 54 illustrates a very small sample ROM design of the type used to implement the Huffman code ROM 302 in accordance with the present invention. The unusual features of this ROM 302 lie in the ANDplane where predecode and "don't care" handling are used to implement a method 5 of decoding variable length Huffman codes.

Referring now to Figures 55, 56 and 57 and, more particularly to Figure 55. there is shown a first embodiment of a ROM AND-plane capable of "don't care" handling. In this embodiment, each address line (a[3], a[2], a[1] and a[0]) is driven across the AND-plane in both its true and inverted directions. To decode a "one" or a "zero" on a given address line, a transistor is connected to either the true or inverted address line in the conventional manner. In order to decode a "don't care" (denoted by x) a transistor is not connected to either the true or the inverted line.

Figures 56 and 57 show alternative embodiments that utilize pre-decoding

to reduce worst-case number of series transistors in the decoding logic. In these examples, two address bits are combined together in predeceding such that one of four lines is driven high for each of the four possible numbers that can be represented with the two address bits. It will be appreciated by one of ordinary skill in the art that the present invention would work equally well with higher levels of predeceding in which more than two bits are combined together. If the two address 20 bits that are grouped together in the predecoding have defined values (either 1 or zero, but not the "don't care") then a transistor is connected to the appropriate predecoded address line in the conventional manner. Similarly, if both of the address bits have a "don't care", then no transistor is used as before. However, if one of the address bits needs to have a defined value (1 or zero) whilst the other address bit requires "don't care", then the decoding requires that the wordline driven across the Or-plane be selected when either of two of the predecoded address lines is active. In the embodiment shown in Figure 56, this is achieved by placing two transistors, one on each of the relevant predecoded address lines, in parallel as shown in the case for the code; 001x. In the embodiment shown in Figure 57 the required decoding is achieved without using a parallel connection of transistors. In this case, two separate decodes are performed both of which must be selected. They are combined together using a NOR gate in the wordline driver such that the wordline is only activated if both of the selects are active.

25

The foregoing description is believed to adequately describe the overall concepts, system implementation and operation of the various aspects of the

invention in sufficient detail to enable one of ordinary skill in the art to make and practice the invention with all of its attendant features, objects and advantages. However, in order to facilities a turben, more detailed in depth understanding of the invention, and additional details in connection with even more specific, commercial implementation of various embodiments of the invention, the following further description and explanation is profered.

Note that additional Figures, which are self explanatory to these of ordinary skill in the art, are included with this application for providing further insight into the detailed structure and operation of the environment in which the present invention is intended to function.

The aforedescribed pipeline system of the present invention satisfies a long existing need for further improvements in various sepects of video decoding systems, including an MPEG video decompression method and apparatus utilizing a plurality of stages interconnected by a two-wire interface arranged as a pipeline processing machine. Control tokens and DATA Tokens pass over the single two-wire interface for carrying both control and data in token format. A token decode circuit is positioned in certain of the stages for recognizing certain of the tokens as control tokens perithent to that stage and for passing unrecognized control tokens acontrol tokens perithent to that stage and for passing unrecognized control tokens stages and are responsave to a recognized control token for reconfigurating such stages and are responsave to a recognized control token for reconfiguring such stages to handle an identified DATA Token. A wide variety of unique supporting subsystem circuity and processing techniques are disclosed for implementing the system, including memory addressing, transforming data using a common processing block, time synchronization, asynchronizus swing buffering, storing of video information, a parallel lyttline decoder, and the like.

15

20

25

It will be apparent from the foregoing that, while particular forms of the invention have been illustrated and described, various modifications can be made without departing from the spirit and scope of the invention. Accordingly, it is not intended that the invention be limited, except as by the appended claims.

WE CLAIM:

- An apparatus for synchronizing time, comprising:
 - a time stamp for determining presentation time;
 - a clock reference for initializing system time in a first circuit:
- 5 a first time counter in communication with said clock reference for keeping system time in a first circuit; and
- a second time counter initialized by said clock reference in a second circuit synchronized with said first time counter, for keeping a local copy of said system time and for determining the presentation timing error between said local copy of 10 system time and said system time by comparing said time stamp to said second time counter.
 - An apparatus for synchronizing a system decoder and a video decoder comprising:
 - · a system decoder:
 - a time stamp for determining display time;
 - å clock reference for initializing system time in said system decoder;
 - a first time counter in communication with said clock reference for keeping system time in said system decoder; and
- a second time counter initiatized by said clock reference in said video decoder synchronized with said first time counter, for keeping a local copy of system to time and for determining the display timing error between said local copy of system time and said system time by comparing the time stamp to said second time counter.
 - An apparatus for synchronizing a first circuit and a second circuit, comprising:
- a clock reference for initializing system time in a first circuit, said first circuit having a time counter in communication with said clock reference for keeping 5 system time:
- a first elementary stream time counter in said first circuit for providing elementary stream time:
- said first circuit being adapted to receive a time stamp, and said first circuit adapted to generate synchronization time by adding elementary stream time to said time stamp and subtracting system time; and
 - said second circuit being adapted to receive synchronization time from said first circuit and having a second elementary stream time counter in synchronization

with said first elementary stream time counter for providing a local copy of said olementary stream time and for determining a timing error between said system time 15 and said time stamp by comparing synchronization time to said local copy of said

elementary stream time; whereby said clock reference signal does not have to be passed directly to

said second circuit in order to determine timing error.

4. An apparatus for synchronizing a first circuit and a second circuit,

comprising:

a clock reference for initializing system time in a first circuit;

said first circuit having a time counter in communication with said clock 5 reference for keeping system time;

a first video time counter for providing video decoding time;

said first circuit being adapted to receive a video time stamp and generate synchronization time by adding video decoding time and video time stamp and subtracting system time; and

30 faild second circuit being adapted to receive synehronization time from said first circuit and having a second video time counter in synchronization with said first video time counter for providing a local copy of video decoding time and for determining a timing error between said system time and said video time same tycomparing said synchronization time to said local copy of video decoding time;

5 whereby said clock reference signal does not have to be passed directly to said second circuit in order to determine timing error.

 A method for providing timing information, comprising the steps of: providing a video data stream having a time stamp carried in packet header said time stamp referring to the first picture in a packet of data;

providing a register having a flag for indicating valid time stamp information 5 which is taken from said packet header and placed into the register;

removing said time stamp from said video data stream and placing it in said register; and

encountering a picture start and subsequently examining the status of said register to determine if valid time stamp information is contained in said register by checking flag status.

 A process for decoding video comprising the steps of: determining display time errors against a threshold value; parsing video data into tokens for further processing;

determining if a time stamp token is indicated;

comparing the time stamp token to a video time;

5

generating a compared value to determine an indication of timing error;
determining whether the compared value, when compared against a

threshold value, is within acceptable parameters when a timing error is indicated; and

indicating when the compared value is outside acceptable parameters.

7. An apparatus for using a system decoder and a video decoder,

comprising:

a system decoder adapted to accept MPEG system streams and demultiplexing video data and a video time stamp from a stream;

s said system decoder having a first time counter representative of system time:

a video decoder for accepting said video data and said video time stamp; said video system having a second time counter in synchronization with said first time counter, and

a said video decoder also having a video decoder buffer for accepting said video data at a substantially constant rate and outputting said video data at a varying rate and for passing a video time stamp.

A method for determining a timing error between a first circuit and a second circuit, comprising the steps of:

providing the first circuit with a system time (SY), a time stamp (TS), and an elementary stream time (ET);

obtaining synchronization time (X) by using the elementary stream time (ET), the time stamp (TS) and the system time (SY), in accordance with the equation, X=ET+TS-SY:

providing synchronization time (X) to the second circuit; and generating a synchronized elementary stream time (ET2);

obtaining a timing error by using synchronization time (X) and in accordance with the equation ET2-X:

whereby the first circuit can be synchronized with the second circuit without passing system time to the second circuit.

A method for determining a timing error between a first circuit and a second circuit, comprising the steps of:

providing the first circuit with a time stamp (TS), and an initial time (IT:

obtaining synchronization time (X) by using the time stamp (TS) and the initial time (IT), in accordance with the equation X=TS-I;

providing synchronization time (X) to the second circuit;

providing synchronization time (A) to the second circuit; denerating a synchronized elementary stream time (ET); and

obtaining a timing error by using synchronization time (X) and in accordance

with the equation ET-X;
whereby the first circuit can be time synchronized with the second circuit

- whereby the first circuit can be time synchronized with the second circuit without passing time to the second circuit.
 - A method for determining a timing error between a first circuit and a second circuit, comprising the steps of:

providing the first circuit with a system time (SY), a video time stamp (VTS),

and a video decoding time (VT); obtaining synchronization time (X) by using the video decoding time (VT), the

video time stamp (VTS) and the system time (SY), in accordance with the equation, X=VT+VTS-SY;

providing synchronization time (X) to the second circuit;

generating a video decoding time (VT2) in the second circuit which is synchronized to the video decoding time (VT) in the first circuit; and

obtaining a timing error by using synchronized time (X) and in accordance with the equation VT2-X:

whereby, the first circuit can be time synchronized with the second circuit without passing system time to the second circuit.

11. A method for addressing memory, comprising the steps of:

providing a fixed width word having a predetermined fixed number of bits to be used for addressing variable width data;

defining the fixed width word with a width defining field and an address field; providing the width defining field with at least one bit to serve as the

termination marker;
defining the address field with a plurality of bits defining the address of the

defining the address field with a plurality of bits defining the address of ti data:

varying the size of bits in the address field in inverse relation to the size of the 10 variable width data;

varying the number of bits in the width defining field in direct relation to the size of the variable width data; and

maintaining a fixed width word for addressing variable width data while varying the width of the width defining field and the address field.

12. A method for addressing memory, comprising the steps of:

providing a fixed width word having a predetermined fixed number of bits to be used for addressing data;

defining the fixed width word with an address field and a substitution field; defining the address field with a plurality of bits defining the address of the data:

defining a variable width substitution field with at least one substitution bit; the substitution field having at least one bit to serve as a termination marker between the address field and the substitution field;

using the substitution field to indicate substituted bits from a separate addressing source; and

maintaining a fixed width word for addressing variable width data while inversely varying the width of the address field and the width of the substitution field.

13. A method for addressing variable width data in a memory, comprising the steps of:

providing memory having words of predetermined width and composed of partial words;

5 rotating the partial word to be accessed to at least significant bit justification; extending remaining part of the word so that the accessed word will be recognized as the partial word;

restoring the remaining part of the word; and

rotating the word until the partial word is restored to its original position.

- A parallel Huffman decoder, comprising:
- a selector; a pair of input register s for receiving Huffman coded data, both of said
- registers directing input in parallel to said selector; and

 a Huffman Code ROM for receiving input from said selector and another
 - ROM table select input; said ROM providing decoded data output.

 15. A RAM interface for connecting a bus to RAM, comprising:

means for receiving from a bus a plurality of data words, and buffering the received data words;

means for receiving from said bus an address associated with said plurality of data words:

means for generating a series of addresses in RAM into which the buffered data words will be written, the series of addresses being derived from the received address; and

means for writing said buffered data words into RAM at the generated addresses.

- A RAM interface for connecting a bus to RAM, comprising:
- a plurality of data words stored in RAM at predetermined addresses; means for receiving from a bus a RAM address associated with said plurality of data words;
- means for generating a series of RAM addresses for addressing said plurality of data words in said RAM, the series of addresses being derived from the received address;

means for buffering data words read from sald RAM; and means for reading from said RAM said plurality of data words, using said

- 10 series of RAM addresses generated by said address generating means, and writing said dafa words into said buffer means.
 17. A method for controlling the buffering of encoded video data organized
 - as fremes, comprising:

determining the picture number of a frame; determining the desired presentation number of said frame; and

- 5 marking a buffer as ready when said picture number is on or after said desired presentation number.
 - An apparatus for transforming data, comprising:
 - A first latch defining a first data stream source and a second latch defining a second data stream source;
- said first and said second latches being in communication with an arithmetic 5 unit;
 - said arithmetic unit communicating data to a transposer; said transposer transposing and communicating said data to said second
 - said second latch being arranged to absorb data; and
- said second latch and said first latch communicating said first and second data streams in an interleaved manner to said arithmetic unit, further defined that in said communication in the interleaved manner said second latch does not interrupt communication from said first latch;

.

whereby a common arithmetic unit is used for said first and said second data streams.

 A process for transforming data using a common arithmetic unit, comprising the steps of:

loading the data in a first latch and upon reaching a predefined number of cycles transmitting the data to the arithmetic unit and loading a first maker bit into 5 a control shift register;

loading data into a second latch, the second latch being adapted to absorb data:

transmitting the data in the second latch to the arithmetic unit when the first control shift register reaches a predetermined state and the second latch is filled to with a predetermined amount of data;

falling to transmit data from the second latch, if the second latch is not filled with a predetermined amount of data; and

recovering the second latch when the first latch is receiving non-data.

20. A swing buffer apparatus, comprising:

at least two memory arrays;

a write control circuit in communication with said memory arrays for controlling data input into said memory arrays;

a read control circuit in communication with said memory arrays for controlling data output from said memory arrays; and

said write control circuit and said read control circuit being in communication to allow a synchronized control of said memory arrays.

21. A method of asynchronously accessing cells in a memory, comprising the steps of:

using a decoder to decode at least a pair of cells; and

reading one of the cells and writing to the other of the cells.

 A method for storing video information, comprising the steps of: providing video information in the form of an I Frame, a P Frame, a B, Frame and a B₂ Frame;

storing the I Frame in the first Framestore; storing the P frame in a second 5 framestore; providing a third Framestore having a first and a second field store, the first and second field store being split into at least two memory areas respectively; and

storing the B₁ Frame from a selected portion of the memory area in the first or second field store; writing a portion of the B₂ Frame into the selected portion of 10 the memory area from which the B₁ Frame was read;

whereby a reduced amount of memory can be used to store video informa-

tion.

23. A memory for "don't care" handling, comprising:

a set of memory address lines, inverted address lines and data lines, said address lines and inverted address lines being connected according to a decoding format to access the addressed information in the form of a data word, "don't care" a address locations on the data lines being unconnected with the associated address lines and said inverted address lines.

- 24. A method of accessing Dynamic Random Access Memory (DRAM) to store and retrieve data words essociated with a two dimensional image, the DRAM including two separate banks, each bank being capable of operating in page mode to read and write the data words, the two dimensional image being organized in two 5. dimensional grid pattern of calls, each cell containing an M by N matrix of pixels, and the words associated with each cell occupying one page or less of a bank, the method comprising the steps of:
- (a) assigning each cell a particular one of the two banks so that all data words associated with that perticular cell are read from and written to one 10 particular page of that particular bank, the assignment of banks to cells being done such that each cell is associated with a different bank than any bordering cell which is also either in the same row or in the same column; and
 - (b) reading the data words associated with a cell that is composed of a matrix of pixels, and that is not aligned with the two dimensional grid pattern, but that is aligned with pixels in cells in the two dimensional grid pattern.
- 25. A method for accessing Dynamic Random Access Memory (DRAM) to store and retrieve date words associated with a two dimensional image, the DRAM including two separate banks, each bank being capable of operating in page mode to read and write the data words, the two dimensional grid pattern of cells, 5 each cell containing an M by N natrix of pixels, and the words associated with each cell coupling one page or less of a bank, the method comprising the steps of:
 - (a) assigning each cell a particular one of the two banks so that all data words associated with that particular cell are read from and written to one particular page of that particular bank, the assignment of banks to cells being done

- 10 such that each cell is associated with a different bank than any bordering cell which is also either in the same row or in the same column; and
 - (b) reading the data words associated with a cell that is composed of an M by N matrix of pixels, and that is not aligned with the two dimensional grid pattern, but that is aligned with pixels in cells in the two dimensional grid pattern.
 - 26. The method of claim 63, wherein the DRAM includes a first and second bank, and the step (b) of reading the data words associated with the unaligned cell includes the steps of:
 - (c) reading, from the first bank of DRAM, the data words sassociated with one of the cells in the grid pattern containing data words associated
 - with the unaligned cell;

 (d) reading, from the second bank of DRAM, the data words associated with another of the cells in the grid pattern containing data words associated with the unaligned cell;
- 10 (e) repeating steps (c) and (d) until all the data words associated with the unaligned cell have been read.
 - 27. A method of accessing from RAM a number M of words that is less than the predetemined fixed burst length N of the RAM, the RAM including an enable line that selectably enables and disables reading from and writing to the RAM, the method comprising the steps of:
 - ordering N words to be read from or written to the RAM;
 - determining when M words have been rad from or written to the RAM, M being less than N; and
 - disabling the RAM upon determining M words had been read from or written to the RAM.
 - 28. A method of reading from RAM a number M of worgs that is less than the predetermined fixed burst length N of the RAM, the RAM including an enable line that selectably enables and disables reading from the RAM, the method comprising the steps of:
 - ordering N words to be read from the RAM;
 - determining when M words have been read from the RAM, M being less than N; and

N, and
disabling the RAM upon determining M words had been read from the RAM.
29. A method of writing to RAM a number M of words that is less than the
predetermined fixed burst length N of the RAM, the RAM including an enable line

that selectably enables and disables writing to the RAM, the method comprising the steps of:

ordering N words to be written to the RAM;

• • •

determining when M words have been written to the RAM, M being less than

N; and disabling the RAM upon determining M words had been written to the RAM.

The following more detailed description of the system of the present invention is set forth for purposes of organization, clarity and convenience of explanation under the headings listed below.

Overview
Start Code Delector
Parser
Spatial Processing
Predictions
Display Circuitry
Parallel Start Code Detector (scdp)
Input Fifo
Input Circuit
Start Codes
Removal of bit stuffing
Search modes
Non-aligned start codes
Overlapping Start Codes
Unrecognized Start Codes
Extension and User Data
Insertion of PICTURE_END Tokens
Stop After Picture Interrupt
discard_all
Access Bit
Tokens Recognized by scop
Scdp Memory Map
Implementation
DataFlow Around the Coded Data Buffer
Datariby Around the Coded Data Buller
Theory of Operation
Discontinuities
Start-up
Embodiment
Hardware
MSM handling of Time-Stamp Information
Sien-Up
MSM Time-stamp error codes
MSM Time-stamp error codes Support for 30 Hz
Introduction
State Machine
Jumps and Calls
Interrupts and errors
Jump addresses
State Machine internal instructions

State Machine testing
State Machine ucode map
State Machine ucode word
Arithmetic Core
ALU
Shift block
Carry block
Condition block
ALU core
ALU ucode word
Use of the ALU
Register File
Register file addressing
Register file register types
Register file address map
Register file ucode word
Token Port
Taken Port ucode word
Multiplexers
UPI Memory Map
Introduction
interfaces
Functional Description
Timing requirements
Microprocessor Interface Access
Introduction
Interfaces
Functional description
Mai-formed tokens
Zig-zag scan paths
Raster scan order
Microprocessor interface Access
Introduction
Prediction in frame pictures
Field-based prediction (in a frame picture)
Dual prime (in frame pictures)
Prediction in field pictures
Field-based prediction
16X8 MC
Dual prime in field pictures
Overall organization
Horizontal Upsampler

Introduction
4:3 Upsampling
3:2 Upsampling
2:1 Upsampling
Boundary Effects
The number of output pels
Position signals
Multiplexed data
Horizontal Alignment
Upsampling ratio
Video Timing Generator
Introduction
Horizontal Timing
Vertical Timing - PAL
Vertical Timing - NTSC
VTG Structure
Horizontal Machine
Vertical Machine
Hardwired Comparator Design
Output multiplex
Border generation
Vertical Border
UPI controls
Output multiplex
Output intelligies

Overview

This detailed description deals with the present invention as an entire chip. Referring now to Figure 58, there is shown a very high level block diagram of the system. In subsequent sections, each block is expanded to provide a more detailed block diagram.

This description accurately documents all of the interfaces between the various functional blocks of circuitry. This should allow each block to be designed with a complete knowledge of the Interfaces that it is expected to provide.

As shown in Figure 58, the primary system components include clock generator 350, a stan code detector 201, a parser 202, a microprocessor interface 320, a memory control subsystem 352, a spatial processing subsystem 352, a predictions subsystem 352 and a display 355. Figure 56 further illustrates the interfacing that occurs between the various system components.

Start Code Detector

Figure 59 shows the start code detector 201 (SCD) interfaces with other blocks of circuitry of the system in accordance with the present invention.

The SCD 201 can be thought of as providing three distinct functions. First, the SCD 201 provides an input circuit that feceives data either from declicated prinx or from the MPI 320. Second, the SCD 201 detects start codes in the data, and third, the SCD provides the necessary circuity to assemble the incoming data into a format to be used internally within the coded data buffer (CDB 32).

Parser

Figure 60 illustrates the parser subsystem, in accordance with the present invention. Data which was formatted for the CDB 321 is unpacked and passed to the parser which receives instructions from the MPI 320. Thereafter, the data is passed via a two-wire interface to the rest of the system.

Spatial Processing

Figure 61 illustrates the components of the spatial processing circuitry. These components include an inverse modeler (tmodel) 325, an inverse 2jo-2ag (IZZ) 326 and inverse quantizer (lquant) 327 and an inverse discrete osine transfer (DCT) 328. The data passes into the Imodel 325, then to the IZZ 326, next to the Iquant 327 and then to the IDCT 328.

Display Circuitry

The display circuitry of the present invention is shown in Figure 62. This system includes a vertical upsampler 210, a horizontal scale subsystem 331, an output multiplexer 332 and a video timing generator 333.

Parallel Start Code Detector (scdp)

The start code detector 201, in accordance with the present invention, is a parallel start code detector, i.e., it pesses data in parallel. This system is similar to that previously disclosed in British Application Serial No. 9405914. After March 24, 1954, and EPD Application Serial no. 92000038. Ried June 30, 1982, (heréniafter 'Broly'). However, several inject difference saxis between the two start code detectors. First, byte alignment is assumed. There is no shifting of the data in order to lind start codes in the present invention. Second, the present invention operates or originarily with MPSC in the present invention.

An MPEG (1 and 2) start code consists of a unique bit (byte pattern) in the bit stream known as the start, code, prisit, The pattern is 2 zeros followed by a ene. The 8 bits immediately following the start, code_prisit is known as the start code, value. This indicates the type of the start code. Start codes arriving at the SCD of the present invertion are required to be type alliqued. Accordingly, the above data can be specified as 8 byte sequence, For example:

0x00 0x00 0x01

is a group, start code.

Input Fife

The present invention is designed such that given a peak data rate of 250 Kbytes/a and assuming that the coded data buffer does not overflow, he fin, accept pin will never be publied low. Hence, to calculate the length of the input fife, it is necessary to know 1) the worst case wait time for a swing buffer, and 2) the worst case data expansion through the SCD.

With the input data arriving at the coded data clock rate, in accordance with the present invention, scop will generate two statts per start code (having removed three bytes from the data stream).

Input Circuit

The input circuit of the present invention performs exactly the same way as is disclosed in Brolly. However, there are a few differences of note between the two circuits. First, the up won't be made to wait until a valid end of a token (Cause this may never sall). Insteed,

it will be made to wait until a signal in_token is low. Second, generation of the DATA header, when entering byte mode, depends on there being some byte mode data.

Start Codes

In the present invention, the MPEG start codes are recognized and converted to tokens by the SCD. These are shown in Table 15.

Start Code Type	Start Code Value
picture_start_code	0x00
slice_start_code	0x01 to 0xef
reserved	0dx0
reserved	0xb1
user_data_start_code	0xb2
sequence_start_code	0xb3
sequence_error_code	0xb4
extension_start_code	0xb5
reserved	0xb6
sequence_end_code	0xb7
group_start_code	0xb8

Table 15, Start Code Values

Removal of Bit Stuffing

Any zero bits preceding a start_code_prefix are stuffing and can safely be removed. In the present Invention, only complete bytes of stuffing are removed.

For example, in the byte sequence shown below there are 13 stuffing bits, only 8 of which are actually removed.

0x20 //5 stuffing bits 0x00 //8 stuffing bits

121

0x00 0x00 0x01 //start_code_prefix

Search Modes

The search_modes, in accordance with the present invention, are described as follows in Table 16:

Search_mode	Operation		
0	Normal Operation		
1 .	Search for picture_start or higher		
2 .	Search for group_start or higher		
3	Search for sequence_start or higher		

Table 16. Search Modes

Any non-zero search mode causes all striving date to be discarded until the desired class of start ode is found. All blis point, the search mode is reset to zero, and a tart_code_search interrupt may be generated. A new control at stop_on_search, determines whether the SCD actually stops after generating at interrupt (the interrupt is also masked in the usual way, but stopping is not mandatory).

In the present invention, search_mode is also set to zero if the SCD receives a FLUSH token. However, when the FLUSH token terminates discard_att, search_mode is completely reset, i.e., search_mode is reset by the combination of a FLUSH token and discard_att.

Non-aligned Start Codes

Any run of more than one zero bytes followed by a 0x01 is a start code. Furthermore, any run of greater than 23 zeros NOT followed by a one is a non-

aligned start code. In the byte aligned world, this translates to: If, after removal of bit stuffing, 0x01 is not received, then the start code was non-aligned. Note that this statement actually misses some non-aligned start codes (where less than a byte of stuffing was involved).

Rather than going to the effort of describing in the data sheet which classes of nonaligned start codes are detected, the scop of the present invention ignores them, in other words, stuffing is still removed.

Overlapping Start Codes

It is possible for the "valve" part of a start code to form part of the "prefix" of a subsequent start code. This hipically cours for two reasons: 1) the standard allows system level start codes to occur anywhere in the stream—including directly in the middle of a video level start code, and 2) errors. Removing all erroneous looking start codes until the list one provides a better chance of error recovers.

In the byte aligned careforment, in accordance with the present invention, the only way an overlapping start can happen is if a picture, start (value = 0x00) forms part of another start code. In this scenario, the picture, start is removed from the data, and the second start code is decoded. If this, in turn, is overlapped then the same procedure applies until a non-overlapping start code is detected.

Unrecognized Start Codes

In the present invention, the reserved values (0.bd.), 0.bd.), 0.bd.), all system start oodes (0.bd.) for 0.bm), and the sequence, error code (0.bd.) are seen treated as unrecognized start codes. After removing the unrecognized start code, in the SLD discards all incoming data until the next valid start code is found. It will also set the unrecognized, start error register and, depending on the unrecognized_start error register.

Extension and User Data

Two configuration bits are used in the present invention;

- 1) Discard_user (or not)
- 2) Discard_extn (beyond MPEG2 main profile, main level)

Both of these configuration bits are reset to ONE.

MPEG2 such start codes are different. The four bits following the extension start, value are now an extension, start, code, identifier and must be decoded by the SCD. Four new tokens are generated to flag these. The ellowed extension_start_code; identifiers are not recognized. Theorem, start_code; identifiers are not recognized. Urrecognized extension_start_codes are either discarded (depending on Discard_extin, or replaced with the (odl) extension_codes taken.

extension_start_ code_identifier	Name	New Token	Head	
0000	reserved			
0001	Sequence Extension ID	SEQUENCE_EXTN	0xe8	
0010	Sequence Display Extension ID	SEQUENCE_DISPLAY_EXTN	0xe9	
0011	Quant Matrix Extension ID	QUANT_MATRIX_EXTN	Ozea	
0100	reserved			
0010	Sequence Scalable Extension ID			
0110	reserved			
0111	Picture Pan Scen Extension ID			
1000	Picture Coding Extension ID	PICTURE_CODING_EXTN	Oxeb	
1001 Picture Spatial Scalable Extension ID				
1010	Picture Temporal Scalable Extension ID			




Table 17. MPEG2 extension_start_code identifiers

Insertion of PICTURE END Tokens

None of the current standards (MPEG1,2, JPEG, or H,261) specify a way of ending a current picture.

However, in the present invention, the SCD 201 maintains a piece of state called in-plicture. This state is see wherever a PICTURE ESTART boths in south by the SCD 201. Any subsequent start code that is higher in the pyrtax than picture_start (or a FLUSH token) causes the generation of a PICTURE_END token. The PICTURE_END token is generated and output before any tokens associated with the ries' start code. In picture is reset when the PICTURE_END token leaves the SCD 201. If the SCD 201 receives tokens in the input data stream, the action is logically identical - including receiving a PICTURE_END token. In summary, the start codes (and tokens) which may cause a PICTURE_END to be generated, in accordance with the present invention, are:

picture_start_code OR token group_start_code OR token sequence_start_code OR token sequence_end_code OR token FLUSH token

Stop After Picture Interrupt

The stop efter picture (sep) feature is of the present invention functions to facilitate a clean way of finishing off a current sequence, e.g., channel change. It is necessary to accomplish his function as automatically as possible and without the need for external real time software.

The sap control bit is referred to as a flag_picture_end.

There are two control bits in addition to the flag_picture_end, mask, and error bits:

- after_picture_stop: Determines whether, after generating the interrupt, the SCD stops.
- after_picture_discard: Having generated a flag_picture_end interrupt, this bill determines whether scop automatically goes into discard_all mode.

In this way, discard_all mode doesn't need to know what event called it and it is possible to leave the discard_all mode and to proceed to a search mode quickly and cleanly.

in accordance with the invention, whenever a PICTURE_END token is output by the SCD, the flag picture, end of idetermines whether any action is taken. If flag_picture_end is set, a FLUSH is penerated after the PICTURE_END, and the event is generated interrupting depends on the flag_picture_end_mask, and (having interrupted) stopping depends on the flag_picture_end_mask, and (having interrupted) stopping depends on the flag_picture_end_mask.

By way of example, for a channel change, the sequence of events is as follows:

- Set flag_picture_end with after_picture_stop = 0 and after_picture_discard = 1.
- Respond to flag_picture_end_event.
 Set search mode to sequence (for example).
 Retune, etc.
- Either FLUSH or s/w resets discard_alt.
- scdp searches for the start of the next sequence.

discard_all

An R/W control bil, discard_all, causes the scdp of the invention to discard all input up to and including a FLUSH token. This bit is automatically reset by a FLUSH token and may be set by the flag_picture_end function.

127

Tokens Recognized by scdp

While the primary function of most of the sedp of the present invention is related to actual taken generation, there are, several tokens which when applied to the coded data port (or via the input circuit) are decoded and acted upon by the scdp. Table 18 illustrates and defines these tokens.

Token	Header	Action	Comments
FLUSH	0x17	Flushes scdp	These tokens may
PICTURE_START	0x12	Sets in_picture	of a PICTURE_END.
PICTURE_END	0x16	Resets in_picture	In this case, they would resel
GROUP_START	Dx11		in_picture and may
SEQUENCE_START	0x10		flag_picture_end
SEQUENCE_END	0x14		event and a FLUSH to be generated.
DATA "	0xD4 etc.		r start codes
Other	-	Unrecognized toker scdp unchanged	is are passed through

Table 18. Recognized input Tokens

Scdp Memory Map

The various registers and their associated addresses for the scop of the present invention are described in Table 19.

Register Name	Bits	Reset	Comments	Address
scdp_access		0		0x0
scdp_access	[0]	0	Access bit	
scdipc_cd0[7:0]				0x1

Register Name	Bits	Reset	Comments	Address
CD0(7:0)	[7:0]		upi coded data port	
scdipc_cd1[7:0]				0x2
coded_busy	[7]	1	Read Dnly	
enable_coded	[6]	0		
coded_extn	[7]		Read Only	
scdp_cti0[7:0]		0x30		0x03
discard_extn	[5]	1		
discard_user	[4]	1		
discard_all ·	[3]	0	Reset by FLUSH	
flag_picture_end	[2]	0	Enables event	
efter_picture_stop	[1]	0	Only if event enabled	
after_picture_discard	[0]	0	Only if event enabled	
scdp_cti1[7:0]		0		0x4
stop_after_search	[2]	0	Only if event enabled	
SIZT_code_search(2:0)	[1:0]	0		
scdp_event[7:0]		0		0x5
end_search_event	[0]	0		
unrecognized_start_error	[1]	0		
flag_end_lof_picture_even	[0]	0		
scdp_mask[7:0]		.0		0x6
end_search_mask	[2]	0		
unrecognized_start_mask	[1]	0		

Register Name	Bits	Reset	Comments	Address
flag_end_lof_picture_mask	(0)	0		

Table 19. Parallel Start Code Detector Memory Map

DataFlow Around the Coded Data Buffer

The present invention provides the following advantages:

- A method of forcing the buffer to swing.
- 2) A way of avoiding having to pack bytes into an odd number of bits,
- Reducing the width of the (potentially long) bus of the SCD down to 8 bits.
- 4) The SCD does its own packaging into 32 bit data. To evoid a large bus, this -bit of the SCD sits inside the dramif. In the present invention, it is referred to as scotbin. This module packs all DATA into 32 bit words, deadrecknoling in between non-DATA tokens.
- 5) The swing buffers do their own counting and swinging. The buffers flush in response to a signal, fill_and_swing, from sccdbin in response to a PICTURE_END or a FLUSH token (or signal).
- 6) The unpacking module, scodbout, which sits prior to the Huffman Decoder, deletes all data following a FLUSH or PICTURE_END until it receives a buffer_start signal provided by the output swing buffer.

Introduction

This section defines the handling of time-stamp information, in accordance with the present invention.

Theory of Operation

In MPEG-2 video and audio, data is synchronized using information carried in the MPEG-2 systems stream. There are essentially two types of information that deal with synchronization; dock references and time-stamps.

Clock references are used to inform the decoder what number is used to represent the time 'now'. This is used to initiative a counter that is incremented at regular intervals so that the decoder has, at all times, a notion of what the current time is.

Time-stamps are carried for each of the streams of data that are used to make up the program (typically video and audio). In the case of video, a time-stamp is associated with a picture and it less the decoder at what "time" (defined by the counter that was initialized by the clock-reference) it should display the picture.

However, as with all things In MPEG, the situation is rather more complicated than this, There are two types of clock references; Program Clock References (PCR) and System Clock References (SCRs). Clock has information to a resolution of 50 this while to he clock has additional information to examine the resolution to 27 MHZ. Clock references are included in the data stream fairly often in order that "time" may be rentialized after a random access or channel change.

There are also two (piec of time-stamps: Presentation Time-Stamps (PTSs) and Depoter Time Stamps (DTSs). These only offer for lockines and P-pictures which have to be recordered (not 8-pictures). The DTS tells you when to decode the picture, whereas the PTS tells you when to decode the picture, whereas the PTS tells you when to depote the more than the stample to the picture will be one more than the number of B-picture or B-picture will be one more than the number of B-picture shall be one more than the number of B-picture shall be one more than the number of B-picture shall be one more than the number of B-picture shall be one more than the number of B-picture shall be one more than the number of B-picture shall be one more than the number of B-picture shall be not shall b

The important complication to appreciate is that the DTS and PTS refer to a hypothetical model of a decoder that can decode pictures instantly. Any real decoder cannot do this and must lake steps to modify the theoretical time that it should display pictures (defined by the time-stamps and the clock references). This modification will depend on the details

of the architecture of the decoder. Clearly any delay introduced by the video decoder must be matched by an equivalent delay in the audio decoder.

Discontinuities

Discontinuities in the concept "time" may occur. For instance, in an edited bitstream each edit point will have discontinuous time. A similar situation occurs at a channel change, Care must be taken because using a time-stamp time was encoded in one time regime will respect to a "time" defined by a clock reference from another regime will clearly lead to incorrect results.

Start-up

A particular problem occurs at startup, for channel change) because their set two potentially competing requirements for starting to decord correctly. For video considerations, it is now necessary to start decoding with an inpiction and follows a system header (tills may not be true in all situations, but is regoly a correct estimate) but for system considerations the first decoded picture ought to carry a time-stamp, however, hear is no nequirement that every picture carry at time stamp and, therefore, it is possible that one may wait for ever if they try and look for a picture that is both an in-picture and carries as time-stamp.

One might brink of calculating what the time stame would have been for an i-picture from a picture that proceeds it has done have at time-stame. Unfortunately this is very difficult to do because it would be necessary to partially decode the intervaling pictures to determine whether they are field or frame pictures (and whether repeat [first_field is set). This requires that the date go through the coded data bother and be discarded by the Midman Decode.

Embodiment

Figure 63 shows a first embodiment for implementing time-stamp management. The clock references 253 are decoded by the system demultiplex 254 of the present invention and placed into a counter 255, incremented at 90 kHz, that represents time. They are also loaded into a second copy of the counter 258 that is located inside the vidgo decoder 270.

The time-stamps flow through the video buffer 271 so that they are delayed by the same amount as the video data. These are then compared with the local copy of time to determine whether the picture is too early or too late.

Another embodiment, in accordance with the present invention, is shown in Figure 84. This avoids the need for the color references 253 to be passed to the video decoder 270. This is antieved by using a second counter "vid_time" 272, 273 which is maintained both in the video decoder 270 and the system decoder 272 and the international counter of the video decoder 270 and the system decoder 265. They are reset on and then free number on the system decoder 260 and the strength of the counter size size, it is neaszary to take steps to ensure they do not get und of size as accomplished using carry out of the counter in the system demux to reset the out in the video decoder (as shown).

Another edvantage of this embodiment is that there is no need for the full 33 bits of the ³⁻⁷ incher to be dead with. The ideal would be to restrict the counters to 46 bits to allow 16 bit handling on the video decoder 270. Although this would appear to represent a neutrificient number range at resolution of 90 hits (crity 273 sections), there is no need for such high precision because on the video decoder, the time control is only accurate to a field time either way since the VTG free-tuns (or is gen-locked to something that has nothing to do with the MPEG stream being decoded.)

As a result, it seems that the lower order few bits of the time-stamp going to the decoder can be discarded. In the present invention, four bits are discarded. This means that the video decoder uses 16 bits of a 20 bit number. The resolution is, thus, 5625 Hz and can represent a time difference of 11,65 seconds.

Therefore, a PAL field is 112.5 ticks of the 5625 Hz clock. An NTSC field 93.84 ticks. Hence, it is still possible to achieve timing calculations to an accuracy of about 1% of a field time which is adequate for the present invention.

Hardware

Figure 65 shows the hardware in accordance with the present invention. There are two modules in addition to those discisioned in Brolly. The first is added just after the stant cope detector 201. It is responsible for generating a token, A TIME_STAMP (below course just before a PICTURE_STAMP token. In the MPEG systems stream, the time-stamp is carried in a protect in back and read refers to the first picture in the packed of data. Since the packets do not live up with the video data there will, in general, be the end of the previous picture before the stant of the picture to which the time-stamp refers.

The time-stamp information may be supplied to the system of the present invention either via the microprocessor interface or by using a Token. In either case, the time-stamp data (16 bits) is stored in a register. A flag is set to indicate the fact that valid time-stamp information is in the register. If the data was supplied using the TIME_STAMP token then that token its removed from the stream of tokens.

When a PICTURE, START token is encountered, the flag that indicates the status of the register is assimilar. If it is clear, then no action is time and the PICTURE, START token and all subsequent data is uneffected. If, however, the flag indicates that valid time-stamp information is available in the register, then a TIME, STAMP token is generated before the PICTURE, START token. The flag is then cleared and is available for the next time-stamp that occurs.

The second hardware module is associated with the microprogrammable State Machine 216. This is simply a series of counters clocked from the 27 MHz decoder clock. The first is a prescaler that divides the clock by 4800 (the 4804,8 option shown in the diagram is discussed later). 4800 is simply 300 (27 MHz/90 KHz) times 16.

The second counter is the time counter and is incremented each time that the prescaler 278 output clock. It is reset by the reset_time pin.

The counters in this section should probably be implemented with fully clocked teed-back flip-flops (SYNC's) which are much more resistant to e-particle corruption than the weak-feedback latches used clsewhere. (This is because of concern that the time counter in Brian might get out of step with that in the system decoder).

The microprogrammable State Machine 218 is able to read the current time indicated by the time counter and compare it with the value supplied by the TBME_STAMP token. It can therefore determine whether It is early or late compared to the time at which it should be decoding the pictures.

The registers for use in the SCD 201 relating to time stamps are shown in Table 20.

Register name	Size/Dir.	Resel State	Description
ts_low B/s		B/rw -	The lower eight bits of the time-stamp value.
-			This register is slaved so that new values may be written into this register without affecting the value previously written (that will become part of a TIME_STAMP token).
			Writes to this register effect the master register whits reads read-back the slave register. Until a master to-slave transfer has been effected using ts_valid, the value written into ts_low cannot be read back.
ts_high .	8/rw		The upper eight bits of the time-stamp value.
			Slaved in the same way as is_low.
ts_valid	Unw	0	This bil controls the master-stave transfer of ts_low and ts_high.
			When values have been written into its_low and its_high the microprocessor should write the value one into this bit. It should then poll he be that fill it reads bet the value one. At this point, the values writen rize its_low and its_high will have been transferred into the stave registers (and can be read back) and its_waiting will be set to one.
			The microprocessor should then write the value zero in preparation for the next access.

Register name	Size/Dir.	Reset State	Description
ts_waiting	Vro	D	When sal to Zero the repoters to_low and is_high do not contain vaid time-stamp information. When sal to me registers is_low and is_high contain vaid dime-stamp information. A TIME_STAMP lotten will be generated before the near STUTURE_START token and is_waiting will then become zero. This bit should be posted to ensure that it is zero before widing a one listed is_vaid to tensure that it is zero before widing a one listed is_vaid to tensure that the previous first time yaller has been used before it is overwritten by the material-culere working.

Table 20. Time-stamp "SCD" registers

MSM Handling of Time-Stamp Information

This section details the function of the MSM 218, in eccordance with the present invention, when it receives the TIME_STAMP token.

First, a 16-bit signed time-stamp correction is added to the time-stamp that was carried by the TIME_STAMP token. This correction is result to zero by the MSM_216 at chip-result and, if no action is taken, the time-stamps are unlatered. The controlling microprocessor may, however, write any value into this register to modify the time-stamp and, therefore, compensate for differential delays through the video and ducid oecoporate.

In the present invention, if the error exceeds a frame-time, then some correction must be made. The MSM 218 can correct the situation itself if the ecologing is too early since it can streptly delay the decoding until the appropriate time. However, if the decoding is taken than the intended time, then this is more difficult because it is not possible to discard prictures reliable with the output of the oeded date buffer. Essenfaitly, the decoding of the sequence is broken and the most reliable way to correct the situation is to restart the decoding process in a manner similar to random-access or channel change. In order to facilitate this procedure, the control register of the MSM 218 may be programmed to discard all date until a FLUSH following seconds.

Stert-up

If the MSM 216, in accordance with the present invention, receives a time-stamp at a time which it recognizes as a start-up shaderin for e., after reset, following a SEQUENCE_END tolern or FLUSH token and it is attlibefore the first PICTURE_START) then the action of the MSM 218 may be modified. If the time stamp indicates that decoding should have occurred earlier than the current time, then the situation is handled in the same way a detailed above. However, if the time-stamp indicates that the decoding still tremains to take place after the current time (which is the homen situation on start-up), then the decoder will wait until the correct time event if the error is less than one frame-time. In this way, it is possible to set the normied decoding time as accurately as possible to the correct time. Subsequent pictures may then be decoded, up to one frame-time before or after their norminal time, which at any error situation being triggered.

In addition, in the present invention the error "ERR_TOO_EARLY" is not generated during start-up (since it is expected that decoding would be early) irrespective of the setting of disable_too_early.

MSM Time-stamp error codes

As a result of the time-stamp handling, it is possible that one of two errors will be generated.

ERR_TOO_EARLY is generated if the decoding is taking place earlier than the time indicated by the time-stamp.

ERR_TOO_LATE is generated if the decoding is taking place later than the time indicated by the time-stamp.

ERR_TOO_EARLY may be suppressed, but ERR_TOO_LATE will always be generated unless all errors are masked out.

Table 21 describes the various time-stamp registers associated with the Microprogrammable State Machine, in accordance with the present invention.

Register name	Size/Dir.	Reset State	Description				
ta_correction	16/nv		Correction added to each time-stamp before a is used.				
1/ame_time 16/rw 226 or 188			Represents the tolerance on the timing of decoding pictures Reset state determined by the PAL/NTSC pin.				
time ,	16/ro	2ero	Reset by either reset or time_reset. The current value of time.				
manual_sta <u>r</u> tup	1/rw	zero	When set to one, the startup is to be performed manually using decode_disable. In this case, SEQUENCE_END and FLUSH tokens at the MSM cause decode_disable to be set to one. When set to zero, slattup is performed using the time-ttamp management hardware. Decode-disable is never subormakeely!				
decode_disable	1/nv		set to one.				
perove_drysole	1/10	zerc	When set to zero, the deceding proceeds normally. At the start of each picture, the MSM checks the status of deceded_disable and will not proceed if it is act to one. Note that if manual start-up it to be performed (i.e., without the stime-starm management headware) this bit should be set to one all he same stare as manual-start-up is sat to one.				
disable_ton_early	1/hw	zero	When set to one, the error 'ERR_TOO_EARLY' indicating that the decoding is too early is suppressed and the MSM simply waits to correct the shueton.				
NTSC_30	1/rw	žero	When set to one, the prescalar divides by 4804.8 rather than 4800. Set automatically when decoding 30 Hz frame rates.				

Register name	Size/Dir.	Reset State	Description
discard_B_late	1/nr	zero	This has no effect unless an "ERR_TOO_LATE" is generated (or would be generated if errors were not meaked out). If it is set to one then data is discarded until the condition indicated by discard_until.
discard_until	2/m		Indicate the condition which causes time-stamp hippered deserting to be terminated. • FLUSH • FLUSH • SEQUENCE_START 3-Next Picture. Note 1- that discerting one picture may immediately be tundone. These pictures in a first picture by the generation of a formy feet to prevene the alternating between the picture. As a result of the stamp feet to prevene the alternating bedoom note includer. As a result officesting united to the prevene the alternating bedoom note includer. As a result officesting united to the prevene the alternating bedoom note includer. As a result officesting united to the prevene the alternative picture is designed.

Table 21. Time-stamp "MSM" registers

Support for 30 Hz

The present invention does not support a 30 Hz frame rate properly. However, it will be expreciated by one of ordinary skill in the at, that the invention may decode 30 Hz data if the clock generation circuity is medified appropriately. In this cases, the system is clocked with a 27.027 MHz clock, and the typical "CCIR-801" ratest produces pictures at precisely 30 Hz. In order to accommodate the 27.027 MHz clock, in must be divided by 300.3 to provide the 50 Hz clock. Since the present invention scales this value by a factor of sistem, it is necessary to divide the clock by 450s.8.

Introduction

This section details a Micro-codeable State Machine (MSM), in accordance with the present invention. The arm of building the MSM was to produce a machine that with small emendments can be used in a number of applications such as a VLC decoder and address generators.

The MSM of the present invention is of a general purpose nature providing support to a wide range of features. However, the underlying structure of the MSM is modular, allowing learbility in building. Accordingly, those of ordinary skill in the art will appreciate that the present invention can be used with a variety of applications.

As shown in Figure 66, the system design is segmented into two sections. The first is a State Machine 218. This generates instructions that are passed to a data processing pheline under the control of a two-wire interface as previously disclosed in the Brotily application and incorporated by reference harein. The second section is an Arithmetic Core 219, comprising an ALU 222 and associated register file 221. This arithmetic Core 219 is part of the data processing pipeline. It accepts data and instructions under the control of two 24% interfaces. If generates data all is output under the control of a twovirie interface. Bringing these two components together allows the definition of the complete codes word.

State Machine

The State Machine 218, in accordance with the present invention, provides instructions to the Arithmetic Core 219. It also provides instructions to control itself in the progression through the instructions.

The address of the instruction being passed to the Arithmetic Core 218 is held in the Program Counter. The program counter resets to 0x00 and proceeds continuously through the address. However, "jump" or "call" instructions and/or "interruptiverno" events can cause the Program Counter to reload, hence altering the order of instruction execution.

If the State Machine is also controlling upstream blocks, these two 2-wire interfaces may be combined.

The State Machine 218 allows for up to 4096 instructions in the present invention. However, it will be appreciated by those skilled in the art that other amounts of instructions may also be used and this is not intended to act as a timitation.

Jumps and Calls

In this implementation, all instructions are conditional jump instructions. A condition is evaluated for every instruction to eleterance webserver on oil to jump (i.e., relace the Program Counter). The two conditions "True" and "False" are produced to unconditionally jump or not jump respectively. The reminder of the conditions (sisteen in Iolal) are based on tests on the Status bus. If the condition is not "que" or "false" as well with the last Marchia 210 and with well until the "Affirmetic Core 210 has executed the instruction and fad the status bus back to the State Machine for testing against the condition. These conditions are shown belo in Table 2.

Code	Condition						
0001	F	False - never jump					
0010 .	C	Carry set					
0011	NC	Carry clear					
0100	z	Zero					
0101	NZ	Non-zero					
0110	AN	ALU result Negative					
0111	AP	ALU result Positive					
1000	F	False - spare conditions					
1001	C NC Z NZ AN AP						
1010	LT	Carry set Carry clear Zero Non-zero ALU result Negative ALU result Positive False - spare conditions (S*V) [I-J Indicates I-J] -(S*V) [J-J Indicates I-J] An index Register incr. stepped past termit An index Register incr. did not step past					
1011	GE	~(S^V) [I-J indicates I J]					
1100	ı	An index Register Incr. stepped past ferminal					
1101	NI	An index Register Incr. did not step past terminal					

į	Code	Condition	
	111D	v	Overflow
	1111	NE	Extn bit is low

TABLE 22. State Machine conditions

If a jump is taken on an instruction with the call bit set, the next address, had the jump not been taken, will be intered as the return address. Accordingly, this forms a mechanism to rousine calling. To return from the routine to the stored address, a call is made to address 0.000.1 Calling is only supposed to a depth of one call, it, o, only one return addrass can be stored. Nevertheless, calling from calls, although erroneous, is not checked for in the hardware.

Interrupts and Errors

In the present invention, if the interruptverror wire sampled high, an unconditional jump is made to the interruptverror address (address 0x001). The next address that was to have been taken without the interruptverror is stored. To return from the interruptverror routine, is a jump to the interrupt address (0x001) is performed.

The State Machine 218, in accordance with the present invention, is hardwired to execute as either an interrupt or error routine. The difference is that interrupt routines mask out other interrupts while executing, whereas error routines do not. The State Machine 218 is currently when as an interrupt rather than an error pin,

Jump Áddresses

The address loaded into the Program Courter is the Jump address. The twelve bits of this address are contained in a ucode field. It can either be an absolute address or it may have portions substituted into it from the output of the ALU 222. If an address is to be substituted, the State Machine 216 will wait until the Arithmetic Core 219 has executed the instruction and for the ALU 222 output to the State Machine for the substitution.

The format of the address, in eccordance with the present invention, is shown in Table 23, "Jump Address substitution". The bits marked "a" indicate absolute address bits. The remaining address bits of lesser significance will be substituted. The LSB marked "s" is the substitute bit.

No. Bits Replaced	В	Α	9	8	7	6	5	4	3	2	1	0	2
0	1	2	3	а	а	a	B	2	a	а	a	а	0
1	а	a	a	a	a	a	8	а	а	a	0	0	1
2	1 2	a	a	а	a	а	a	a	а	а	0	1	1
3	8	а	a	2	а	2	9	а	а	0	1	1	1
4	a	а	2	8	8	а	а	z	0	1	1	1	1
5	a	а	а	а	а	2	3	0	1	1	1	1	1
6	8	a	a	e	2	a	0	1	1	1	1	-1	1
7	a	а	а	a	9	D	1	1	1	1	1	1	1
8 .	a	а	а	а	0	1	1	1	1	1	1	1	1
9	а	2	a	0	1	1	1	1	1	1	1	1	1
10	8	а	0	1	1	1	1	1	1	1	1	1	1
11	a	0	1	1.	1	1	1	1	1	1	1	1	1
12	0	1	1	1	1	1	1	1	1	1	1	1	1
Load Return Addr.	,	1	1	1	1	1	1	1	1	1	1	1	1

Table 23. Jump Address substitution

The address substitution feature of the present invention allows the construction of jump tables.

State Machine Internal Instructions

It may be desired to perform repeated conditional tests on the status bus. These instructions are internal to the State Machine 218 and require stable feedback from the Arithmetic Core 219. Therefore, these type of instructions can be marked as non-valid for

the Arithmetic Core 219, which will then fail to execute them. Accordingly, a "valid" bit is provided to mark instructions as valid for the Arithmetic Core 219.

State Machine Testing

In the present invention to enable the State Machine's 218 operation to be verified, a number of registers will be accessible to the microprocessor bus. Access may be gained by setting the "access" register to one and then polding the register until it reads beach this value. The State Machine is then halted and it is safe to access. The machine can be restarted by writing zero to the "access" register.

When the microprocessor has access, it can read and write to the following registers:

- the program counter
- the call return address
- the interrupt return address
- The interrupt status bit (i.e., stating whether a interrupt is in progress)
- all bits of the ucode

Table 24 describes the various addresses of these registers.

The State Machine 218 can also stop itself by generating a microprocessor event. Only if the event's mask bit is set will the machine halt. Access should then be gained in the normal way when servicing this event. An event can be brought about by a call to the resal address (0x00). The call will not actually be taken, but simply generate the event after the instruction is executed. It will, nevertheless, remain at the output of the instruction and for inscanding.

The State Machine 216 of the present invention possess a mode in which it will single step through its instructions. Single stepping is initiated by setting bit 0 of the MSSR register. The machine will be not polyerize each instruction. The stopped state is indicated by "= Stopped. The instruction about to be executed will then be at the output of the instruction ROM and is able to be changed via microprocessor access. To restant the machine, write "1" to bit 1 of the MSSR register. Both of these bit registers are synchronized and, therefore, require microprocessor access before they can be accessed.

State Machine Ucode Map

Table 25 shows the microcode map for the State machine of the present invention.

Address	Use
0x000	reset address
0x001	interrupt/error address
0x002	ucode program
-0xfff	addresses

Table 25. State Machine Ucode Map

State Machine ucode word

Similarly, Table 26 depicts the State machine microcode word, in accordance with the present invention.

		_		_																
Bit number	2	1	0	í		в	6	ь	а	9	8	7	6	5	4	3	2	١,	To	1
Bit use	n	2	a	2	a	a	2	8	5	,	a	a	١,	c	C	and	ition	,	Ţ	ĺ

Table 26. State Machine Ucode Word

where:

- a = address;
- s = substitute an address;
- c = call or jump;
- condition = jump condition code; and
- v = instruction valid for Arithmetic Core

Arithmetic Core

In the present invention, the Arithmetic Core 219 performs all the data manipulation within the MSM 218. As shown in Figure 67, the general structure of the Arithmetic Core 219 includes functional blocks which select their inputs from the available buses and provide a bus as output.

The Arithmetic Core 219 is 32 bits wide, and is built from bit-silices which allows 8, 16, 24 or 32 bit data paths to be constructed in other implementations.

As depicted in Figure 88, the Arithmetic Core 219 of the invention has three main functional blocks: the loten part 360, for communicating with the data stream; the ALU 220 (and possibly other functions) for executing communications, and the Register File 221 which contains all the registers. All output buses are labeled in Figure 86. Imputs to blocks are selected from these buses. The size of these selectors and their inputs can vary and set.

ALU

The ALU Block 222, in accordance with the present invention, is responsible for all the computations and rumber manipulations in the entithmetic core. It allows quite complicated computations (such as recirculating, multiplication and division) to be performed by a combination of relatively simply operations (i.e., shifting, conditional inversion and addition). Each of these blocks is described selent. Examples are then provided as to how these may be used in the Arithmetic Core 219, as a whole, to perform the more complicated computations.

Shift Block

In the present invention, the "shift" block allows for a 1 bit left shift, a right shift, or no shift. The 1 bit bus K is rotated into the word as if it were an extra bit. This is shown in Table 27.

	55	shift function
	00	r=1
	01	I' = I; NOP
١	10	i' = (I << 1) + K



Table 27. Shift Block

If ss = 0b01 a "NOP" is signaled to the ALU 222 as a whole. This is a No Operation and will prevent any status flags begin altered from the last operation.

Carry Block

The Carry block either takes the carry bit from status registers or clears it. In single word addition and subtraction operations, the carry bit will be cleared, while in multiple word operations, the carry generated by the previous operation (and stored in the status flags) will be used as the carry. This is depicted in Table 28.

С	carry function
0	C=0
1	C = H from status flag

Table 28. Carry Block

Condition Block

in accordance with the present invention, the block conditions, the Augend and the Carry to the ALU core functions are defined in Table 29.

17		invert function
O		J = J C' = C
0	1	J' = ~J C' = ~C
10	•	J' = J&L C' = C & L

ij	invert function
11	J' = (L 7 J;~J) C' = (L ? C;~C)

Table 29. Condition Block

ALU Core

The ALU core 222 of the present invention performs a simple set of logic and arithmetic functions using two's complement arithmetic. These are defined in Table 30.

ff	ALU core fund	ctions
0	[+] + C'	Add
1	r ^ f	XOR
10	183	AND
11	F 1 J	OR

Table 30. ALU Core

From the result of the ALU core 222, four status flags are generated. (See Table 31.) These are both stored in the Register File 221 (as shown in Table 36) and are sent back to the State Machine 218 for comparison with condition codes.

Meaning	invert function	
Carry	Carry Out from ALU operation	-
Zero	ALU result is zero	_
Negative	MSB of ALU result = 1	_
Overflow	ALU operation overflows	_

Table 31. Status Flags generated by the ALU core

ALU Ucode Word

Table 32 illustrates the ALU microcode word.

	Bit number	6	5	4	3	2	1	0
Ī	3it use	s	s	ı	1	f	f	c

Table 32. ALU microcode word

where

- ss is the shift block controls
- ii is the condition block controls
- ff is the ALU core controls c is the carry block controls

Use of the ALU

Table 33 describes the bits patterns for the various functions of the ALU, in accordance with the present invention.

Bit number	6	5	4	3	2	1	0
Addition (I+J)	٥	0	0	0	0	0	0
Subtraction (I-J)	0	0	0	1	0	0	0
Multiplication	1	0	1	0	٥	0	0
Division	1	0	1	1	0	0	0

Table 33.

Register File

Figure 69 illustrates the register file 221 of the present invention. The register file 221 contains 64 thirty-two bit word registers. The register file 221 can address partial words, i.e., the file can be addressed as 64 x 32 bit, 128 x 16 bit, 256 x 8 bit, 151 x 4 bit, 128 x 12 k bit, or 2048 x 1 bit formats. The addresses is provided directly from the ucode or the

address may have portions of it substituted into from special registers. This allows indexed access of the register.

At each instruction, a read-modify-write will be done on a single register. The read-modifywrite facilitates the writing of partial words back into the file. The source of the write is determined by an external multiplexer with its own independent ucode. If no write is desired, the output of the register file 221 should be selected by the multiplexer,

Partial words will be treated as signed or unsigned numbers dependent on bit 0 of the mode register. If the partial word is negative (i.e., it has its MSB set) it will be sign extended up the full width of the bus. This allows the easy use of partial words in arithmetic.

Thee locations in the register file 221 of the present invention are also connected to a decictated but, but they are still allowed to be used in parallel with other register file locations. These are the A and B registers and the status register shown in Figure 99, The register file also contains the index registers for address substitution with accompanying terminal count registers, constant registers and a mode register specifying modes of the register file.

Register File Addressing

The addressing, in accordance with the present invantion, must cope with two different features: variable length addresses for accessing varying width portions of words, and address substitution.

To address partial words requires a longer address. Therefore, all addresses are of variable length and they are encoded as follows: where "a "a is an address bit, the least stonificant of the address bit is "5". The substitution bit.

Data Width	В	A	9	8	7	6	5	4	3	2	1	0	s
1	1	a	a	a	а	a	a	а	а	а	а	a	a
2	0	1	8	8	а	2	а	a	a	a	8	a	8
4	0	0	1	a	a	э	a	a	а	в	2	а	г
8	0	0	0	1	a	9	2	9	a	а	a		8
16	0	0	0	0	-	a	8	8	а	а	а	2	a
32 (24)	0	0	0	0	0	1	a	8	2	a	a	а	a

TABLE 34. Variable width addressing

The addressing is big endien. That is to say the higher, more significant portions of the words are addressed with lower addresses.

Portions of the addresses "a...a" can be substituted with one of the index registers. Using an address of an eight bit word as defined in Table 34 as an example, Table 35 shows how to define the number of least significant bits which are to be substituted. All trailing zeros are substituted.

Bits to be substituted	ω	В	Α	9	8	7	6	5	4	3	2	1	0	s
0	٥	0	0	1	а	а	а	a	В	а	a	a	а	0
1	٥	0	0	1	a	8	a	a	a	a	а	a	0	1
2	٥	٥	0	1	8	a	2	a	8	а	а	o	1	1
3	0	۵	0	1	а	a	2	а	a	9	0	1	1	1
4	٥	0	D	1	a	a	a	a	а	0	1	1	1	,
5	0	٥	0	1	2	2	a	а	0	1	1	1	1	1
6	٥	٥	0	7	а	а	a	0	1	1	1	1	1	1
7	0	0	0	1	а	a	0	1	1	1	1	-	1	1
8	0	0	0	1	ъ	0	1	1	1	1	1	1	1	1

TABLE 35. Address substitution

In the invention, the substitution will come from one of the two eight bit index registers, which is specified in the register files ucode word. It can, therefore, be seen that a maximum of eight bits can be substituted into an address.

It can also be seen that with the above scheme, it is possible to use illegal addresses, such as 0b0000000000000 or 0b111111111111111. Illegal addresses will result in no address being accessed, leaving the output bus of the register file unknown.

Register File Register Types

In the present invention, there are a plurality of register file register types. Each is described as follows:

· Independently bused registers

Three registers (A, B, and Status register) have their own dedicated buses, as well as being accessible in the normal way in the register file. This allows the registers to be

connected to more places in the arithmetic core 219 and to be accessible in parallel to others in the register file. The independent buses can only access the registers in their full width, i.e., 32 bits wide.

There is no ucode write enable to these registers. Writing to them is only by way of an external multiplexer which has its own ucode control word. To prevent a write, they must be written to with their own value as shown in Figure 70.

When the independent bus registers are written to as if in the register file, the independent bus write is suppressed.

The Status register is implemented as an independent bus register. The bits of the register are defined in Table 36.

Bit	L	Meaning	Comment
0	1.	Index Reg	An index register increments passed its terminal count
1	E	Exto	Extension bit from input
2	٧	Overflow	ALU operation overflows
3	N	Negative	MSB of ALU result = 1
4	z	Zero	ALU result is zero
5	С	Carry	Carry from ALU operation
6		Gnd	Unused
7		Gnd	Unused

TABLE 36. Definition of the Status register

· Index and terminal count registers ·

Two eight bit Index registers are provided for substituting into addresses. One of these can be incremented per instruction under the control of the ucode. Furthermore, each is accompanied by a leminal count register. When the register incremented is passed, its letminal count will be reset to zero.

The index registers are called Y and Z which have terminal count registers U and V, respectively. All of these can be accessed in the register file.

Index register Z has a predefined decoder attached to its output (at present this decode is an inversion). Dependent on the Index Mode in the mode register (bit 1), this decoder rather then the index registers, will be used in address substitution and read from Z in the register file. (Index_Mode = 1 read decode, Index_Mode = 0 read count)

Constant registers

In the present invention, sixteen of the register file's 32 bit locations will be predefined constants. These may be read out as normal repisters. Writing to these locations with have no effect. (The constants selected for the current embodiment are C-7. However, it will be appreciated that other numbers of constants may be used.)

This implementation of constants in accordance with the present invention, does away with the need for a constant field in the ucode and for a constant buts in the arithmetic core. It does, however, finit the number of constants useable in the program. (Fin number 16 is negotiable.) These constants are programmed on a per instance besis. Furthermore, very requesting very druges could be connected to multiplecers, if necessary.

Register File Address Map

Table 37 shows the Register File address map for the present invention.

32 Bit Location	Bits_	Register
0x00	All	A register
0x01	All	B register
0x02	7:0	Status register
0x02	8	Sign Extend mode
0x02	9	Index Decade mode
0x02	31:10	Normal register
0x03	7:0	Y index register
0x03	15:8	Z index register

32 Bit Location	Bits	Register
0x03	31:16	Normal register
0x04	7:0	U terminal count register
0x04	15:8	V terminal count register
0x04	31:16	Normal register
0x05-0x37	All	Normal registers
0x37-0x3F	All	Constants

TABLE 37. Register File Address Map

Register File Ucode Word

Table 38 shows the Register File microcode word for the present invention.

Bit No.	в	c	ь	a	9	8	7	6	5	4	3	2	1	0
Bit use	8	a	a	8	a	a		a	а	a	e	s	,	1

Table 38. Register File Ucode Word

where

- whole register file address (always 12 bits)
- s = substitute bit
- = index register to use for substitution; select Y, Z index registers if n
 - = 0, 1 respectively
- increment index register specified by r

Token Port

The Token Port of the present invention is the arithmetic core's connection to the data stream. It is a two-wire interface connection.

155

The data at the Token Port input is only defined during a Token Port reading cycle. It should, therefore, be used during read cycles only.

If the input port does not contain valid data during a read cycle or the output port is not accepting during a write cycle, the Arithmetic Core will stall. Accordingly, it will perform no operation, read no new ucode word, and write no registers. It will only restart when these conditions do not exist.

Token Port Ucode Word

Table 39 depicts the Token Port microcode word.

Bit No.	1	ò
Bit use	1	0

156

Table 39. Token Port Ucode Word

where

- 1 = read into input port
- O = write from output port

Multiplexers

The selection of sources for blocks is done by the use of multiplexers. Almost all combinations of bus are allowed (with the exception that the input to functional blocks, e.g., the ALU must be from storage blocks, e.g., Token Port or Register File).

The multiplexers are either 2, 4 or 8 input. They, therefore, use 1, 2, or 3 bits of ucode word, respectively, to control their selection of inputs.

UP! Memory Map

Table 40 shows the MSM address map, in accordance with the present invention.

Address	Bits	Location
Dx000	0	MSM Event bit
Dx001	0	MSM Mask bit
0x100	7	Access bit
0x101	0.	MSSR Set single slepping
0x101	1	MSSR Monitor Single Stepping
0x101	2	MSSR Interrupt status register (Read Only)
0x102	3:D	Program Counter MSB
0x103	7:0	Program Counter LSB
0x104	3:0	Call Return Address MSB
0x105	7:0	Call Return Address LSB
0x106	3:0	Interrupt Return Address
0x107	7:0	Interrupt Return Address

Address	Bits	Location
0x200 - 0x2ff	7:0	Register File

Table 40. MSM Address Map

Introduction

In the MPEG coding standards (both EGMP-1 and MPEG-2) the cuantized coefficients are coded as "events". Each event is coded as a RUN and a LEVEL. The RUN is the number of zero coefficients that precede a given non-zero coefficient. The LEVEL is the value of that coefficient. In addition, one special event, End-of-block, is used after the last nonzero coefficient in circlast that the remained of the block is all-zero.

For example, assume the following sequence of coefficients:

1, -7, 0, 3, 0, 0, 0, -1, 0, 0, 0, 0, ...0 (total of 64 coefficients)

These would be modeled by the following events represented as (RUN, LEVEL):

(0, 1) (0, -7) (1, 3) (3, -1) (EOB)

It is the task of the inverse modeler to reverse the modeling process such that each of the 64 coefficients is represented as a simple number for subsequent processing.

Interfaces

The following signal pins are used to transfer data into the inverse modeler of the present invention;

- · level [11:0]
- · run[5:0]
- · in extn
- in_validin_accept
- Tokens are transferred on the level[11:0] bus (in the lower order eight bits; level[7:0]).

run[5:0] serves as an auxiliary bus to carry the RUN information. It has no meaning except in the date words of a DATA token.

The following signals are used at the output of the inverse modeler:

· out data[11:01

150

- out_extn
- · out_valid
- out_accept

Functional Description

Data in DATA tokens is expanded so that there is always 64 coefficients in the DATA token passended at the output of the inverse modeller. In most cases, the last ofts away of the DATA token will not cause the 64* coefficient to be generated. This is not an error, it is just that at this point the EOB event would have been coded in the blatzman. Therefore, in this situation the inverse modeller must confinue to output zero data token words until a total of 64 coefficients have been produced at the output.

In cardin circumstances (e.g., when a data error occurs) it is possible for the DATA loken at the input to the inverse modeller to represent more than 64 coefficients. In this situation, the modeller must discard all the extra data and produce a token at its output that contains just 64 coefficients.

All non-DATA tokens that appear at the input are simply transferred, unmodified, to the output of the inverse modeller.

Timing Requirements

It is a requirement of the present invention that data flow through the inverse modeller at the clock rate.

In the situation where there are no gaps at the input to the tmodel and the circuly connected to the output does not custe the finded in said (i.e., in, valid = 1, out, sector = 1) then a new data word will appear at the output of the Imodel every clock cycle. Note, however, that in this situation, the Imodel new, not accept new data at its input on every single dock cycle because a non-zero RUM (in a DATA token) will cause more than one data word to be produced for each input.

Microprocessor interface Access

The inverse modeller circuitry of the present invention is not required to be connected to the MPI in its normal mode of operation. Note that the error condition (too many coefficients) should not produce a microprocessor interrupt. It is simply dealt with internally by discarding the extra data.

However, microprocessor access will be required for the snooper (test) circuitry at the input of the block.

Introduction

In the MPEG coding standards, the coefficients are "zig-zeg" scanned so that the lower frequency coefficients are transmitted before the higher frequency coefficients.

It is the function of the inverse zig-zag, in accordance with the present invention, to convert the one-dimensional stream of coefficients it receives from the inverse modeller into a twodimensional array of coefficients that can be processed by the IDCT.

In MPEG-1, only one scan path was used, this was literally a zig-zag (hence, the name), MPEG-2, however, uses two scan paths. The first is the original MPEG-1 path, the second is optimized for use in interfaced coding where there tends to be unusually large vertical frequency components.

In addition to the coefficients which are obviously transmitted in zignzap scan roter, the countization matrices are downloaded in zignzap scan order as well. This pocure in MPEG-1, H.261 and JPEG. As a result, the present invention has its quantizer briders the Inversa zignzap which was implemented as part of the IDCT. The quantizer, therefore, operates of a one-dimensional steam of coefficients which arrive in the same order as the convoluded quantization matrix coefficients. Hence, the quantizer imply has to associate the first coefficient with the first matrix element, the second coefficient with the second matrix element, and as to forth.

However, since there are now two scan paths in MPEG-2, a new approach was taken on the present invention in which the inverse algo-tag precedes the inverse cuprature. Both the conflicients and the downloaded markes are inverse scanned and the inverse quantities now operates on the two dimensional data. It should be noted that this is only possible because in all three representations of the dail; two big-pays some and the restriction of the daily two big-pays some and the restriction of the daily like the properties of the daily set of the least scann order at the output of the L22) the first coefficient is sways first and the last coefficient is sways first and the last scanned that the scanned of the scanned that the scanned

Interfaces

The following signals are used at the input of the inverse zig-zag of the invention:

- in_data[11:0]
- · in extn
- · in-valid
- in-accept

The following signals are used at the output of the inverse zig-zag:

- out_data[11:0]
- out_extn
- · in_valid
- out_accept

Functional Description

The IZZ responds to the following tokens:

- · PICTURE_START
- · ALTERNATE_SCAN
- DATA
- · QUANT_TABLE

All other tokens are passed, unmodified, through the IZZ.

The PICTURE_START token causes the IZZ to reset its internal state which represents which of the two scan paths is in force (e.g., alternate_scan) to zero (indicating the MPEC-1 scan).

ALTERNATE_SCAN is a token which can be allocated the value 0xe5 with a mask 0xfe.

The ALTERNATE_SCAN token is shown in Table 41.



Table 41. Alternate_Scan Token

"s" is the indication of which scan to use for subsequent DATA tokens and is, therefore, loaded into the IZZ register "alternate_scan".

DATA tokens are re-ordered according to scan path zero (the MPEG-1 scan path) irrespective of the setting of alternate_scan. Note that atternate_scan must retain whatever value it had (i.e., must not be set to zero) so that subsequent DATA tokens are correctly haudided.

QUANT_TABLE tokens are re-ordered according to scan path zero (the MPEG-1 scan path) irrespective of the setting of alternate_scan. Note that alternate_scan must retain whatever value it had (i.e., it must not be set to zero) so that subsequent DATA tokens are correctly handled.

Mal-formed Tokens

Both the DATA and QUANT_TABLE tokens may be mail-formed. Clearly, the DATA token should be correct since the Imodel should have ensured that it is correctly formed. However, no such assurance is evaluable for QUANT_TABLE. Since nanding the mail-formed QUANT_TABLE slove is made to the properties of t

In accordance with the present invention, DATA and QUANT_TABLE tokens are too short when they appear at the input to the 12Z should result in a token at the output with the correct number (64) of date words. The date contained in those words is unimportant and will probably be whatever junk happened to be in the re-ordering RAM before the stant of the token. Similarly, DATA and QUANT_TABLE those that are too long should also result in correctly formed tokens as it the output. The first 64 coefficients (matrix elements) should be used, the remainder should be discarded.

Following a mai-formed token, all subsequent (correctly formed) tokens should be hendled properly.

There is no requirement for a microprocessor interface error (interrupt) to be generated.

Raster Scan Order

At the output of the IZZ, the DATA and QUANT_TABLE tokens of the present invention represent two-dimensional data. However, the coefficients are still actually transferred as a one-dimensional series of numbers. The question arises whether the data should be transferred as rows or as columns. The prediction circuitry will require the pet-domain data to be organized in raster-scan order. Since the IDCT transposes the data it follows that the data going into the IDCT must be the other way around. Table 42 illustrates the order of the coefficients transferred at the output of the IZZ for DATA and QUANT_TABLE tokens.

	increasing horizontal frequency -									
		٥	1	2	3	4	5	. 6	_7	
	0	٥	8	16	24	32	40	48	56	
	. 1	1	9	17	25	33	41	49	57	
	2.	2	10	18	26	34	42	5D	58	
	3	3	11	19	27	35	43	51	59	
	4	4	12	20	28	36	44	52	60	
	5	5	13	21	29	37	45	53	61	
	6	6	14	22	30	38	46	54	62	
. *	7	7	15	23	31	39	47	55	63	

Table 42, IZZ Output Coefficients

Microprocessor Interface Access

There is no requirement for microprocessor access in the normal functioning of the IZ2. However, access will probably be required so that the reordering RAM can be tested. It is also expected that there will be no requirement for a snooper. The one at the start of the imodel is sufficient for both blocks.

Introduction

This section deal with predictions. In this introductory section, all possible prediction modes are enumerated and diagrams are provided for each one to explain exactly what must be done.

Throughout this section no special attention is given to operations, such as hati-pel fittering, that occur in the horizontal dimension. This is because these operations are the same as those on Brolly. In the vertical dimension, however, things are very different because of the interlocad picture format.

Prediction In Frame Pictures

Erame-based Prediction

In this mode, a prediction is formed from a reference frame. The result is as if the two reference fields were first combined into a frame and then a prediction were made from that frame. Note that this is precisely the situation as described in Brotily.

Half-pel fillering may be made in the vertical direction and this is triggered by the least significant bit of the vector. In addition to the least significant bit, the next most significant bit (bit 1) has special significance since this will determine whether the top line of the prediction comes from the top reference field or the bottom reference field.

Thus, four cases have to be considered, each dependent upon the binary value of the least significant two bits of the vertical vector

vector(1) = 0, vector(0) = 0

As shown in Figure 71, just 16 lines (8 for the chroma) are read (since there is no half pel filtening. 8(4) lines from each reference field.

vector(1) = 0, vector(0) = 1

Likewise, as shown in Figure 72, 17(9) lines are read, 9(5) lines are read from the top reference-field, 8(4) lines from the bottom reference field.

vector(1) = 1, vector(0) = 0

Again, as shown in Figure 73, just 16(8) lines are read but note that now the top line of the prediction has been read from the bottom reference field.

And, Figure 74 shows 17(9) lines are read, 8(4) lines are read from the top reference field, 9(5) lines from the bottom reference field.

Accordingly, bit 1 indicates which reference field holds the top-most line that must be read to produce the prediction. In addition, if bit 0 is also set, it indicates which reference field has the extra line to enable half-pel filtering to be performed.

It is clear that half-pel prediction cannot be performed until both fields have been read from DRAM.

Great care must also be taken when scaling vertical motion vectors to obtain offsets in the field store. The following table, Table 43, illustrates the effect:

		Offset in field		
Vector	Bit pettern	top field	bottom field	
-2	11100	11110 (-2)	1111 (-2)	
-1.5	11101	11111 (-1)	11110 (-2)	
, •1	11110	1111 (-1)	11111 (-1)	
-0.5	11111	00000 (D(11111 (-1)	
0	00000	00000(0)	00000 (0)	
0.5	00001	00001 (1)	00000 (0)	
1	00010	00001 (1)	00001 (1)	
1.5	00011	00010 (2)	00001 (1)	
2	00100	00010 (2)	00010 (2)	

Table 43

Field-based Prediction (in a frame picture)

In this mode, each field is realed independently. A separate vector is used for each of the two fields. Associated with such vector is an additional single bit flag (motion, vertical, field, select) hall indicates whether prediction should be made from the top reference field or the bottom elevence feel. The bottom bit of the vector still indicates the need for half-pell filtering, but bit it has no special sognificance. Note that a field vector measures different units of a frame vector, a field vector with the value in represents the same actual displacement (on the legists) as a frame vector with the value 2n.

This time, however, there are sixteen cases to consider (since there are four binary variables; motion, vertical, field, select for each of the two vectors and bit of to each of the two vectors. There effe to many cases to draw, hence, the following figures only deal with the prediction of the lop field. The bottom field is obtained in an analogous manner,

As depicted in Figure 75, motion_vertical_field_select = 0, vector(0) = 0

8(4) lines are read from the top reference field to form the top field of the prediction.

Figure 76 shows motion_vertical_field_select = 0, vector(0) = 1

9(5) lines are read from the top reference field which are then half-pel fillered to form the top field of the prediction.

Likewise, Figure 77 depicts motion_vertical_field_select = 1, vector [0] = 0

8(4) times are read from the bottom reference field to form the top field of the prediction.

And, Figure 78 illustrates motion_vertical_field_select = 1, vector(0) = 1 9(5) lines are read from the bottom reference field which are then half-pel filtered to form the too field of the orediction.

Dual Prime (in frame pictures)

Dual prime is a special case of the Field-based prediction of the previous section. Essentially, dual-prime combines two features:

 A special method of coding the vectors so that despite the fact that four independent field predictions are formed (independent in the sense that they

each have a distinct vector) effectively only one motion vector is transmitted. Thus, the vector overhead is dramatically reduced.

 For each field, the prediction information is read from each of the reference fields. This is then everaged to form the final prediction. This is very similar to the B-picture case when a separate forward and backward prediction is made and then averaged.

In the present invention, the vector decoding will all be performed in the perser. Accordingly, when the prediction circuitry receives data, there really will be four separate vectors.

The dust-prime everaging will be performed by re-using the Buffarm averaging circuity (dust-prime cannot test be used in 8 Artman). Here, the only associated complication for the prediction circuity is involved in the signaling that ledicates that the backwards repredictions (such packwards vector losens etc.) And the School from the Province abundance fields (as opposed to the backward reference fields). Since a Prictice abundance reference fields (as opposed to the backward reference fields). Since a Prictice abundance reference fields (as opposed to the backward reference fields) to keep a record of the picture type (F or B) in order to be able to decide which triference store to use for a "backward" prediction.

Prediction in Field Pictures

Field-based Prediction

This is very similar to field-based prediction in frame pictures. There are four cases depending on motion, vertical field, select and the least significant bit of the motion vector. Note that it is not really relevant to discuss top-fields and bottom-fields in the prediction that is formed, since the prediction is simply for the picture being decoded (which is either all top-field or all bottom-field).

Figure 79 illustrates motion_vertical_field_select = 0, vector(0) = 0

16(8) lines are read from the top reference field to form the prediction.

Figure 80 shows motion_vertical_field_select = 0, vector[0] = 1

17(9) lines are read from the top reference field and half-pel filtered to give the prediction.

Figure B1 depicts motion_vertical_field_select = 1, vector(0) = 0

16(8) lines are read from the bottom reference field to form the prediction.

Figure 82 shows motion_vertical_field_select = 0, vector(0) = 1

17(9) lines are read from the bottom reference field and half-pet filtered to give the prediction.

16x8 MC

In this mote, the macroblock is divided into two flash regions, one above the other, for seath region, a separate field vertor is transmitted. Again, there are ableton cases to consider (since there are four binary variables; motion, vertical, field, select for each of the two vectors. Again, these are too many cases to illustrate so the following figures need only deal with the upper 16x8 region. The long in an analogous manner.

Figure 83 shows motion_vertical_field_select = 0, vector(0) = 0

8(4) lines are read from the top reference field to form the prediction of the upper 16x8 region.

Figure 84 depicts motion_vertical_field_select = 0, vector[0] = 1

9(5) lines are read from the top reference field and half-pel filtered to form the prediction of the upper 16x8 region.

Figure 85 illustrates motion_vertical_field_select = 1, vector(0) = 0

8(4) Lines are read from the bottom reference field to form the prediction of the upper 16x8 region.

Figure 86 depicts motion_vertical_field_select = 1, vector(0) = 1

9(5) lines are read from the bottom reference field and half-pel filtered to form the prediction of the upper 16x8 region.

Dual Prime in Field Pictures

Dual prime in a field picture is simply a special case of field prediction in a field picture, Two field vectors will be used (one will refer to the top reference field, on to the boltom reference field and the Parser will ensure risk). One of the predictions will appear to be making a backwards prediction, but because this is a P-picture, the prediction circuity will interpret this as a second forward prediction. The two resulting predictions will then be averaged using the same circuitry is that used for Briame averaging.

Overall organization

Figure 87 shows the overall organization of the display pipeline, in accordance with the present invention. Data antives from the DRAM interface on a single multiplexed interface. Microver, the DRAM interface will supply data in lines that are rounded up to the next 32 byte boundary above the correct number of bytes. However, the pels toward the end of the line that they like outside the interned disclay even.

in addition to the data, the DRAM interface will supply one bit for each channel (Y, Cr and Cb) that indicates whether the byte is the tast in the current display line. A turther bit is supplied that indicates which field the deta comes from

The first block in the display pipeline of the present invention splits apart the three channels. Chromianose (Cr and Ob) deta is supplied to the vertical upsamplers 210. Luminance (Y) data can be delayed in a FIFO if desired.

The vertical upsamplers 210 have the task of upsampling the chrominance data by a 2:1 factor so that there are as many lines of chrominance data as there are of luminance data, in order to do this the vertical upsamplers store each line of chrominance data and produce output past that are interpolated between this line and the subsequent line.

The next stage in the display pipeline is labeled "horizonsal Align 370". This is implemented a part of the horizontal paramole? 12, its task is to align him does as ontain at the start of each line, the first pel of each of the three channels is supplied to the horizontal parameter 212 cornectly. At the end of each line, it is expected that, in general, the channels will trun out of data" at different lines. The "horizontal Align" block 370 has the job of discarding this extra data from the channels that have too much data while stalling the other channels so that they wait until all three channels are aligned and teacy to commence the next disclay thing.

In the invention, the hotizontal upsampiers 212 upsample the data horizontally to stretch the data to fill the glass of a TV screen. In order to save alliction area, the filter is shared between the three channels. This can be done because the total output rate of the filter must be 27 Mbytest (the clock rate). The data is multiplexed in the CCIR 801 order so that the data stream produced is simply multiplexed into the final data stream.

Note that the horizontal upsemplers 212 merely take the amount of data supplied by the DRAM interface and scale it by a selected factor. In general, they will produce too little or too much data for the actual line length in the raster. This is handled in the output multiplex.

Also, note that the "Horizontal Alignir block 370 does not need to know how many past of each channel will be required to complete the fine. It is exp difficult to calculate this number because the relation between the number of input pets to output pets in upsampling filter is not very simple. The Horizontal Alignip block 370 simply supplies to to the horizontal upsampler 212 on each of its three channels "on demand"; i.e., the horizontal upsampler pulls" the required number of pets into it in the required order. At the end of the display line, one of the channels will run out of data first and this indicates that the remaining data for the other channels (alignir) should be discarded.

The VTG 333 simply course through the raster and produces a series of timing signats that are supplied to the output multiplex 371. Some of these signatis are internal signals which tell the output multiplex 371 how to build the final traster. Other signals are "external signals, such as sync and blanking, and these are also supplied to the output multiplex 371 diractility so that they are delayed by the same number of clock cycles as the data.

The output multiplex 371 block has several tasks. The most interesting of these is probably the lask of ranowing he two wire "interfaceness" from the data. Data supplied from the horizontal upsampler 212 still has an associated valid signal, and the output multiplex provides an accept signal). Data at the output of the multiplex has no two-wire interface, it is simply clocked out, one byte per clock cycle.

The output multiplex 37% also has the job of painting a border around the picture. The top and left borders are painted under the control of the VTG 333. The VTG 333 simply tells the output multiplex 37% to produce the requisite number of pasts of border color. At the right and bottom of the picture, the output multiplex 37% paints its own border, i.e., it knows to do this because it runs out of picture date.

The final block in the display pipeline is the 8-bit to 16-bit output mode converter 372. This is quite simply a flip-flop and a multiplexer. It is intended that this be implemented at the output PAD itself. By doing this, it is possible to simply route an 8-bit bus, rather than a 16-bit bus. Each bit will go to two output pads.

Horizontal Upsampler

Introduction

In accordance with the invention, the Horizontal Upsampler 212 performs the task of upsampling or interpolating the decoded picture in order to stretch it to fit the display raster.

The upsampler 212 of the present invention can operate in four modes:

- 1) 1:1 Output is the same as the input
- 2) 2:1 3) 3:2
- 4) 4:3
- ., ,,

After some picture simulations and consideration of likely implementation costs, it has been decided to use a three tap filter to perform the interpolation.

The filter is a "polyphase" filter in the sense that each successive output is generated using a different set of filter coefficients. The number of phases is always equal to the numerator of the upsampling ratio. Thus, the 4.3 upsampler has four phases, every fourth output sample being generated using the same filter coefficient.

Since the upsampler 212 is generating more output data than it accepts as input data, it is clear that a new input sample is not accepted on every clock cycle. In fact, the number of phases on which the filter does not accept new input is the difference between the numerator and the denominator of the upsampling ratio. In each of the ratios (except 1:18) his is one. Therefore, for each complete cycle around the phases, on one of the phases on new input data is accepted. In this case, therefore, for each complete cycle around the phases, on one of the phase. The filter coefficients are, however, different to the previous phase.

4:3 Upsampling

In 4:3 Upsampling, the filter coefficients are shown in Table 44 while Figure 88 shows the filter in operation. The output pels are essentially formed as weighted averages of the input pels.

Phase	C[0]	C[1]	C[2]
0	0	356	0
1	42	220	-6
2	128	128	0
3	6	220	42

Table 44. 4:3 Filter Coefficients

Note that no new input data is accepted before the final phase (phase 3) is calculated.

3:2 Upsampling

Table 45 illustrates 3:2 upsampling, while Figure 89 illustrates filter operation,

Phase	C[0]	C[1]	C[2]	
0	0	256	0	
1	68	194	-6	
,		104	60	

Table 45. 3:2 Filter Coefficients

2:1 Upsampling

Likewise, Table 46 illustrates 2:1 upsampling and Figure 90 shows filtering thereof.

Phase	C[0]	C[1]	C[2]
D	0	256	0
1.	0	128	128

Table 46, 2:1 Filter Coefficients

Note that Phase 1 could equally well have been described as having filter coefficients, 128, 128, 0. This has the advantage that the filter coefficients would then be the same as

for Phase 2 of the 4:3 upsampler. However, it has the disadvantage that the rule "no new input is accepted when computing the last phase" would not be true.

Boundary Effects

At the edge of the picture, it is necessary to produce output pets that are formed from pets that it outside the picture area. In order to avoid this problem, it is necessary to pixel-repeat edge pets so that the filter may proceed without realizing that it is at the edge of the picture.

In the case of a three tap filter, as in the present invention, it is necessary to repeat just one pol at the left of the image and one at the right. (A five tap filter would have required 2 at he left, 2 at the right). This is shown in Figure 91.

Conceptually, therefore, the implementation could be viewed as being formed of two boxes:

Note the scheme doesn't really work property in the case that the picture is not a multiple of 15 pels wide because the DRAM interface will always supply date that is a multiple of 15 pels wide.

However, although this problem is known, we are not going to do anything about it. Most picture are multiples of 16 pels wide anyway, and in any case it is only the very last pel of the line that can be affected by the boundary effect. This is liftustrated in Figure 92.

The Number of Output Pels

In the present invention, the upsampler will produce a defined number of output pels for a given number of input pels. This is important because this allows the parser State Machine to decide how many pels will be produced at the output of the upsamples when the period of the pe

The first valid output from the horizontal upsampler should occur in response to the third pel being input to the upsampler (since this is a three tap filter). Since one pel is repeated, this will occur when the second actual pel is input to the upsampler.

The last velid output should occur when all of the possible output samples have been produced in response to the last (i.e., repeated) pel being input. Since the last phase of the poly-phase fillers is computed using the same input data as the second-last phase, if

is possible that either one or two output pels are produced as a result of this last repeated pel entering the upsampler.

If this is done, the upsampler will produce "q" output samples:

EQ 1.

q = N(pDIVM) + (pREMM)

in response to "p" input samples for an N:M upsampler.

For example, for a 4;3 upsampler, Table 47 could be drawn up as follows:

p (input pel	q s) (output pels)
1	1
2	2
3	4
4	5
5	6
6	8

Table 47. Number of Output Pels for 4:3 Upsampler

Position Signals

Two signals are transferred along with the video data in the present invention. They allow the output multiplex to ensure that the data is peinted into the appropriate position in the output restler. These are:

- · last in line
- field_id

last_in_line is active for one pet time and signals that the associated pet is the last pet in a scan line.

177

field_id indicates which field the data belongs to. "O" indicates the spatially upper field, "1" indicates the spatially lover field. Note that this designation applies before any border lines and the like, are applied to the decoded image, field_id changes state one pelloc early, i.e., between the second to last and the last pell of the field. This allows the last pell of the field to be fourfilled without waiting for the first pell of the next field. However, there may be no "had field" if decoding stops for some reason. The field_id signal is shown in

if a true field indicator is required, it can be obtained by delaying field_id by one pel time.

Since these signals work their way along side the data through the entire display pipeline, it is important to use two signals, not three (which would allow a last pel in field signal) because it saves many file-flops.

Multiplexed data

When position signals are applied to multiplexed data, care needs to be taken,

The data is multiplexed in the order: C. v.C. v.

In the present invention, the three samples $(C_2 \circ C_i)$ are co-incident in time and should, therefore, be viewed as indivisible. The remaining byte (v_i) is positioned between the preceding $(C_1 \circ C_i)$ equal of the subsequent $(C_1 \circ C_i)$ of $(C_1 \circ C_i)$ equal of the subsequent $(C_1 \circ C_i)$ of $(C_1 \circ C_i)$ expected in

As a result, the last byte in the line will either be the C, or w. (Note that upsampling by 3:2 may produce an odd number of Y pets.) If the last byte in the lines is C, then, there should be a discontinuity in the multiplex signal because the first byte of a line is always C.:

Horizontal Alignment

At the input of the upsampler, there is no guarantee that the three different channels will line up.

In order to achieve alignment, in the present invention, a "protocol" between the horizontal upsampler and the horizontal alignment blocks needs to be agreed. In accordance with the present invention, the protocol per

- The horizontal block supplies pels, on demand, to the horizontal upsampler. When it runs out of data for a given channel, it will signal this to the filter using a signal marking the last pel of the line. This will only happen for the repeated pel.
- The horizontal upsampler ensures that once it has been supplied the last pel from a given channel it will not ask for another pel from that channel in the current line. However, the liter continues to operate, taking any necessary pels from other channels, until just before it will demand a pel from the channel that it knows has run out of data. The fifter marks the last per it can produce at the output as the last in the line. At this point, it resets itself as ready for the next line of data.
- When the horizontal upsampler sees the filter accept data for a channel that has already been exhausted, it knows that the filter is asking for the first pel of the next line. At this point, any remaining pets on the other two channels are discarded. The next pel that will be supplied on each of these channels will be the first pel of the line.

Although it is-convenient to think of two separate blocks (the horizontal alignment block and the horizontal upsampler filter) it is likely that the two will be implemented together. In order to exclain the operation.

Upsampling Ratio

The upsampling ratio will be supplied to the filter as a two bit binary number. In order that the filter operates in a sensible manner, the upsampling ratio should be sampled, by the upsampler lists, once per field time. The circuitry supplying the ratio is than fire so update the sampling ratio, in readiness for the next field, at any time during the current field.

The ratio should be sampled as the first pel of each field is actually accepted (rather than just after the last pel of the previous field). In this way, the very first field after reset (or after some pause in decoding) is upsampled with the correct ratio.

Video Timing Generator

Introduction

This section describes the video liming generator circuit (VTG 333) in accordance with the present invention. The VTG is primarily responsible for generating the various analogue video synchronizing signals, and also for maintaining knowledge of the display system's current restare position. This enables the VTG to provide controlling signals for the output multiplexer, which selects between active video, border and blanking sources for output. Both analogue and digital standards are supported, with two frame sizes (PAL and NTSC), and associated synchronizing behavior, selectable at setup. Border or cropping width will be specified in a token which will load a hardwired input to the VTG.

Horizontal Timino

The horizontal timing parameters are illustrated in Figure 94. These are split into those that are fixed (for either PAL or NTSC) and those that are variable (i.e., the parameters associated with any borders or cropping that may be specified.

The interlaced nature of the video being displayed imposes a requirement for half-line based counting, so than various liming points are shown separately for each half of the line.

A line comprises an initial blanking period, the insertion of a SAV token, an active period, the insertion of an EAV token, and the trailing blanking period. During blanking lines, the active area, will have blank values inserted rather than border and date.

A line sync pulse appears at the beginning of every line (HSYNC). On certain blanking lines, we sync pulses appear, one at the beginning and the other after the first half line. The width of these is dependent on which vertical region is active: equalization or serration (field sync).

During the Initial horizontal blanking period, pels are discarded according to the cropping value (if the crop bit is set) - a fixed period of 120 cycles is allowed to discard the RHS cropped pels from the preceding line. The LHS pels for the current line are then discarded, and pels are stalled until the start of the active region. It is essential that there are no gaps in the data stream from which pels are being discarded, otherwise distortions will occur. If the crop bit is not set, however, a border is constructed by inserting border value for a period of bordert, followed by data for picture width, and then border again until the end of the active region. Note that it is not necessary to calculate the borderR value.

The total horizontal border or crop width is specified in pels. The LHS border/crop value must be a multiple of 2 pels in order for the sampling to remain consistent. Consequently, it must be a multiple of 4 in terms of clock cycles. This can be achieved by masking out the least significant 2 bits from the original total border value in pels. For example, if the specified border is 91 pels, the left border will be 86 cycles long, and the picture width will be (720 - 91)12 cycles.

Streams of pels arriving at the output max are padded to give blocks of 32 pels. Considering this, together with the scaling factors to be supported, the maximum number of pels to be received for a line with be 832. This means that the maximum crop value will be 112 pels, giving 112 cycles of cropping at the LHS and the RHS.

Vertical Timing - PAL

The vertical timing parameters for PAL in accordance with the present invention, are illustrated in-Figure 95. Two fields are shown separately, as they have slightly different timing. Analogue parameters are indicated by the shaded regions, being identical forest field, and digital parameters are shown by the waveforms. For simplicity, the zero-border case is shown. It a non-zero venicle border is specified, border is inserted for a period of border?, then data for picture height, then border again until the end of the active region (fixed). Border? and picture height are calculated in a way analogous to border! and picture with find horizontal timing) respectively. Once again, the fixel border (border?) must be a multiple of 4, this time in terms of half lines because the top border must be a multiple of 4, this time in terms of half lines because the top border must be a multiple of 2.

Note that MPEG codes 576 lines of video for PAL, whereas the analogue standard specifies only 525. This difference is accommodated by selecting data for output for 576 half-lines per field, but only asserting the analogue blanking signal for the requisite 675 lines.

Vertical Timing - NTSC

Next, NTSC vertical timing, in occordance with the present invention, is illustrated in Figure 96. It is similar in principle to the PAL timing, although slightly more complex. MPEG codes 480 lines of video for NTSC, whereas the analogue standard specifies 483. This means that 3 lines of border must be inserted per frame to fill the gap (3 half lines per field). In addition, the publical blanking indicator, V, is specified in such a way that additional border lines are required to be inserted as padding before the active video lines. Non-zero vertical borders will be inserted in addition to those lines already indicates a described in the previous section. Furthermore, note that vertical cropping is not allowed in either standard.

There is, at present, some uncertainty about the digital blank signal, V, since various reference sources give conflicting information. There are two main timing possibilities, illustrated by V and V, with the associated border select signals SB and SB; respectively,

VTG Structure

The video liming generator of the present invention comprises separate machines for the horizontal and vertical timing domains. The vertical machine provides control signals for the horizontal machine, which, in turn, provides the half-line increment signal for the vertical counters.

inputs to the VTG are:

- clocks and reset
 - PAL not NTSC
- horizontal border value with crop indicator
 - vertical border value

Outputs are:

- horizontal, vertical and composite sync and blanking signals
- select signals for data, border, blanking
- a discard data bit for cropping
- insert SAV and EAV
- F and V values for construction of SAV and FAV
- a 2-bit YUV position counter for SAV/EAV insenion
- a firstline bit to indicate the start of a picture at startup

All of the outputs go to the output multiplexer block, including the sync signals which can then remain in synchronization with the data.

- ---

Horizontal Machine

The horizontal machine is assentially a counter with hardware to detect the arrival of the various timing points as shown in Figure 94. The count goes from zero to half line length (which is different for PAL and NTSC) and is repeated for each half line. A hardware comparator exists for each of the fixed timing points, these being activated according to the standard. In addition, there is a register for the border value (which is polled ones per field), a subtractor to determine the picture width, and an auxiliary counter for counting down from the border value to zero. This procedure occurs in parallel with the main halfline coining. The datapath is 10 bits wide, and 15 hardwared comparators are required to implement both PAL and NTSC. The structure of this current embodiment is shown in Figure 97, together with approximate sizes. The datapath is estimated to be 3500 x 3300.

In addition to the datapath, most of the control logic in the VTG of the present invention will be associated with the horizontal machine. This will probably amount to 100-200 pates.

Inputs to the horizontal machine are:

- clocks and reset
- horizontal border value and crop bit
- · line, equalization or field sync indicators
- PAL not NTSC
- vertical blank
- insert vertical border

Outputs from the horizontal machine are:

- horizontal and composite blanks
 - insert data
- Insert border
- insert blank values
- discard input
 Insert SAV or EAV, with YUV count
- hsvne
- composite sync
- start of line
- · half-line increment

Vertical Machine

The vertical datapath has essentially the same structure as the horizontal datapath, but with 22 hardware comparators (8 for PAL 14 for NTSC). The principal counter increments each half line, counting the half-lines through each half line, and counting the half-lines through each field, in lurn, It is also 10 bits wide.

Moreover, it is advantageous for test purposes to multiplex the half-line pulse input with another, more frequent clock, so that the vertical machine can be run independently of the horizontal machine.

The estimated size is 360u x 420u.

Inputs to the vertical machine are:

- clocks and reset
- PAL not NTSC
- vertical border value
- balf-kline increment

Outputs from the vertical machine are:

select equalization, field or line sync

- · vertical blank (analogue)
- vertical sync
- F, V and V bits for SAV/EAV construction
- insert vertical border
- · insert data
- insen oala
- · insert blank value
- start of frame

Hardwired Comparator Design

In the present invention, the hardwired comparator design is based on a string of series n-type transistors, either pre-charged or with pull-up, organized in a similar style to memory row decoders. Typically, these comparators will be about 8u high in the area estimates given.

Output Multiplex

The output multiplex of the invention has the task of putting together the data for display, it combines data arriving from the earlier sections of the display pipeline with timing information obtained from the VTG.

The other input task of the output multiplex is to remove the two-wire interfaceing. All the pipeline stages up to the output multiplex have a two-wire interface, indeed the data arriving at the input of the output multiplex will always arrive too early and will be stalled by taking accept low. However, there is no two-wire interface at the output of the device.

In order to achieve the above removal of the two-wire interfacing, the dynamics of the supply of data need to be sorted out so that the DRAM interface never stalls the data arriving at the output of the horizontal upsampler.

Basically, the output multiples is making a decision on a field by field basis as to whether to output a field of date or not. At some point, close to the start of the first active line of the field, the output multiples makes a decision. If there is valid date waiting at its input (e.g., accept is low) then it will said to output the data. If, on the other hand, it is not existent to a valid data (for example, before the first picture has been decoded) then it will paint border cotor through the entitle sicture.

Actually, this procedure is slightly more complicated because the output multiplex must also ensure that the data is painted into the correct field. That is, there must be valid data waiting that belongs to the correct field before the display commences.

If all some point the data ceases to be valid, at a time that the output multiplex expects to have valid data available to paint into the display (which should never happen) then the output multiplex reverts to outputting border color which it continues to do for the remainder of the field.

Border Generation

Figure 98 shows the generation of border color to the left and right of the picture display in accordance with the present invention, .

As shown, the VTG generates the border region at the left of the picture by asserting a signal that selects border color in the output multiplex. However, at the right hand side of the picture, the border color is generated by the output multiplex itself. It does this by

recognizing that it has "run out" of data and paints the remainder of the width of the picture in border color.

It must be understood that libers are two possible interprelations of "run out" of data. One is that the output data from horizontal upsampler is not valid. However, this is not what is meant here. In this case, one runs out of data after the pel that is marked by the last, In, line signal as going the last one in the line has been included in the output stram. Flours 99 shows the equivalent action when clipping of the picture security.

As shown, the VTG signals to the output multiplex to clip pels to the left of the picture by asserting a signal to left the output multiplex is discard input pels. Once this has occurred, the VTG will signal that the output multiplex should start to output the remaining pels. At the end of the active line (i.e., 720 pels lately the VTG de-asserts the signal and the output multiplex discards any remaining pels in the data on its input. Note that, in general, there will be a gap (fit time) between the time when the VTG indicates that cropping should occur and the start of the active line. This significantly simplifies the deeign of the VTG. The output multiplex discards pels when the crop signal is asserted and then waits until the start of the active line.

Output multiplex

The output multiplex controls the multiplexing of various sources of data together to form a CCIR 601 8 bit multiplexed data stream.

The timing (i.e., what is multiplexed in and when) is largely controlled by the VTG. The output, multiplex is concerned with higher level issues. For example, at the start of decoding, when no pictures are available for display, the output multiplex will be painting border color throughout the entire image. Eventually, the first decoded picture will arrive at the output of the horizonal upsampler. Typically, his will not occur conveniently at the start of the field. The output multiplex asks once per field time "is there valid data ready for display?". If not, it waits for the next field to occur (and any valid 'stat that happens to turn up in the meantime has to wait for the start of the next field).

The output multiplex also ensures that the correct field of data arriving from the SDRAM interface is painted into the correct field of the PAL or NTSC rester.

In addition, to dealing with the data, the output multiplex also selects the correct sync and blanking signals for outputting to the pins. This facilitates easy connection to a wide range

of composite encoders, DAC's, and the like. The registers for the output multiplex are as shown in Table 48. The bits for the output multiplex control are illustrated in Table 49.

There are four bytes of MPI registers associated with the output multiplex:

Register Name	Size/Dir.	Reset State	Description
border_cb	8	DxC0	Cb component of border color
border_y	8	0x80	Y component of border color
border_cr	В	0x40	Cr component of border color
outmux_ctrlL	8	zero	

Table 48. Outmux registers

Register Name	Dit	Reset State	Description
hs/cs	0	0	Controls whether horizontal sync or composite sync is present on the hosyna pin. 0 selects composite sync 1 selects horizontal sync
hcsync_ah	1	0	Controls the parity of the hosync pin. O selects active low 1 selects active high

Register Name	1EG	Resel State	Description
vsync_ah	2	0	Controls the parity of the vsync pin.
			0 setects active low 1 selects active high
cblank_ah	3	0	Controls the parity of the oblank pin.
			O selects active low 1 selects active high
blanking601	4	0	Controls and value of Annuace data that is output during blanking.
	-		D selects the value zero1 selects the value 0x10 (sixteen) For CCIR 601 data this pin must be set to 1.
enbl_sav_eav	5	0	Controls the generation of SAV and EAV control words in the output stream,
			0 suppresses SAV and EAV, in which case, blanking values are output at the times when SAV and EAV would otherwise be generated.
		1	1 enable SAV and EAV. Note that blanking601 should also be set to 1 to avoid the value zero appearing at the output except during SAV and EAV.
		.	For CCIR 601 data this pin must be set to 1.

Register Name	Ħ	l State	Description
blank_screen	6	0	When set to 1, this bit causes border color to be painted over the entire screen, thereby blanking the screen. Note that decoding continues as normal, but the decoded pictures are rendered invisible.
vblank	7	-	This is a read-only bit (data written to this bit is ignored). It indicates vertical blanking.

Table 49. Bits from Outmux_Ctrl

a. Irrespective of the setting of this bit, chrominance data (both Cb and Cr) will be
 0x80 (128 decimal) during blanking.

Video Decoder Specifications and Features

In addition to the aforementioned detailed description, the following disclosure is also provided regarding a preferred embodiment of a video decoder suitable for practice of the invention.

- MPEG-2 MP @ ML
- · Single 16 Mbit SDRAM
- High resolution MPEG-1
 a Vision compatible
- Automatic error conceatment
 Channel change support
 Time stamp management
- 2/3 and 1/1 pull down
- Video scaling
 Power including SDRAM = 2.5 W
- Self configuring
- Small board area
 QuietPad™ outputs
- QuietPad™ outputs
 On-chip video timing generator
- The present invention includes a highly integrated, easy to use, MPEG-2 video decoder, it fully supports all the requirements of MPEG-2 Main Profile at Main Level.

The system of present invention is also self configuring (e single pin selects between PAL and NTSC operation) and, in many applications, can starting and maintain video decoding with no external software support. Error concealment and recovery is fully automatic. More demanding applications may utilize the advanced features controlled by software ronning on an external microprocessor.

The present invention stores its own microcode in an on-chip ROM, thus avoiding the need to use an external ROM or download microcode before decoding can commence. See Figure 100.

The following more detailed description of the system of the present invention is set torth for purposes of organization, clarity and convenience of explanation under the headings listed below:

egister map																					٠.		
					٠.	٠.,		٠.	٠.	٠.	٠.			٠.	٠.	٠.	٠.	٠.,		٠.			
wer supplies								٠.	٠.	٠.	٠.					٠.	٠.				٠.		
pic levels															٠.	٠.		٠.		٠.			
ock signals							٠.	٠.								٠.		٠.					
eset signals																٠.							
oded data interfac	e signals	٠.,														٠.			÷				
apply data via the	micropro	ces	SO	int	erfa	асе	٠.	٠.	٠.														
vitchino between i	input mo	des																					
ate of accepting or	oded dat	а.,					٠.		٠.	٠.									ĺ.				
oded data interfac	e timing																						
DCLOCK			٠.																	• •	• •	٠.	
deo putput signals	s																		•	• •	• •	• •	
deo putput contro	l register	s					•	• •	• •	• •		•			٠.	٠.	٠.		•	• •	٠.	٠.	• • • •
orders scaling and	d croppin	in.						•	•	٠.						•	• •	٠.	•	٠.	٠.	٠.	• • • •
den pulput nontro	l renister		•••	•••	• •	• • •	٠.	• •	• •	• •					•	• •	٠.	٠.	•	٠.	٠.	٠.	
den sinnal timinn	register	•	• •		• • •		٠.	• •	• •	• •	• • •	•	• • •			٠.	• •	• •	•	٠.	• •	• •	• • •
PI sinnale			• • •	• • •			• • •	• •	• •	٠.		•				٠.	٠.			• •	• •	٠.	
DI electrical receiv	Centinas				• • • •		• •	٠.	• •	٠.		•				٠.	٠.		•	٠.	٠.	• •	٠
ri elecilical apeci	lications		• •	• • •	٠.		• •	٠.	• •	٠.	• •	•		•		• •	٠.	• •	•	٠.	٠.	٠.	• • •
ienupis			• •				• •	٠.	٠.	• •	• • •					• •	٠.	• •	•	• •	٠.	٠.	• • •
ige register	ooole		• •				٠.	٠.	• •	• •				•		٠.	٠.	• •	٠.	٠.	• •	٠.	٠.,
JRAM Configuration	ons						-:	• •	• •	٠.		• •				٠.	• •	٠.	•	٠.	٠.	٠.	٠.,
annection of JIAG	s pins in	กอก	·J 1	AG	Sy:	ste	ns	٠	٠.	٠.						٠.	٠.	٠.		٠.	٠,	٠.	٠.,
apported instruction	ons		• •	٠.,	• • •	• •	٠.	٠.	٠.	• •		٠.				٠.	٠.	٠.	٠.	٠.	٠.	٠.	
naracteristics	******	100																					
							• •	• •	٠.								٠.	٠.		٠.	٠.	٠.	٠.,
rei oi comonnari	Ce to IEE	E 1	149	3.1																			
art code detector :	registers		149	3.1													٠.						
an code detector : Mection of start co	registers odes		149	3.1		•			• •							:							
an code detector: Mection of start co scard_all facility	registers odes		149	3.1																			
an code detector: Mection of start co scard_all facility ig_picture_end fa	registers odes acility		149	3.1																			
art code detector: Mection of start co scard_all facility ig_picture_end fa art_code_search	registers odes acility		149	3.1																			
art code detector: Mection of start co scard_all facility ig_picture_end fa art_code_search	registers odes acility		149	3.1																			
art code detector : stection of start co securing_all facility ag_picture_end fa art_code_search CD example - char arser registers	registers odes acility facility nnel char	nge	149	3.1																			
art code detector attention of start co scerd_all facility ag_picture_end frart_code_search CD example - cherater registers art codes	registers odes acility facility nnel char	nge	149	3.1																			
art code detector election of start co scard_all fecility ag_picture_end feart_code_search CD example - cheritage registers ror codes	registers odes acility facility nnel char	nge	149	2.1																			
art code detector and code detection of start code scard_all fecility ag_picture_end feart_code_search CD example - charaster registers	registers odes acility facility nnel char	nge	145	9.1																			
art code detector scard_all facility ig_picture_end fr art_code_search DD example - char interference recodes	registers odes acility facility nnel char	nge	145	9.1																			
art code detector, whection of start co scard_all facility ag_picture_end f; art_code_search DD example - charaser registers rer codes	registers odes actifity facility nnel char ata	nge	149	9.1																			
art code detector, and code detector of start co scard_all facility and place of the code search of the code search of the code search or codes search of the code se	registers actify actify facility nnel char ata	nge	149	9.1																			
art code detector scard_all facility ig_picture_end fr art_code_search DD example - char interference recodes	registers actify actify facility nnel char ata	nge	149	9.1																			
	ock signals seet signals seet signals seet signals seet signals deed date interface seet signals deed date interface seet signals seet signals deed date interface sold date interface sold date interface sold date interface sold deed see output opinion deed signal timing a seed output opinion deed signal timing a signals emupts ge register services seed seed seed seed seed seed seed s	cuts signals sest signals sest signals sest signals seet dignals deed date interface signal seed date interface signal seed date interface signals seed date interface timing located date interface timing IOLOCK. The seed output signals dee output signals dee output sortifol register dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals dee output signals deep deep deep deep deep deep deep dee	cak signals sets signals sets signals sets signals sets signals deed data interface signals code data interface signals code data interface signals si	ock signals seat signals seat signals seat signals seat signals seat signals deed data interface signals good data with the microprocessor inclining between input modes to el accepting goode data seat seat seat seat seat seat seat s	cak signals set signals set signals set signals set digital set of the microprocessor into set of secretary set of secretary set of secretary set of secretary secretary set of secretary secretary set of secretary secretary set of secretary secretar	ock signals sets signals sets signals sets signals sets definals sets de	cok signals set signals set signals set dipals interface signals sped data interface signals sped data with the microprocessor interface set of accepting coded data ded data interface timing DCLOCK ded data interface timing DCLOCK signals seo output orortrol registers deo output orortrol registers deo signal interface seo signal interface des spedia fromping des signals et signals et signals per signals ge register surps ge register Signals services signals services signals services of the signals monection of JTAS pins in non-JTAS system poperate firstunction in control of JTAS pins in non-JTAS system poperate firstunctions	ock signals set signals set signals set signals set signals set signals set signals set signals set signals set signals set signals set of accepting coded data oded data increace timing DLOCK dee output signals see output signals see output control registers dress, scaling and dropping see output signals see output signals see output signals see output signals see output signals see output signals see output signals see output signals see output signals see output control registers des signal timing 1 signals 1	cak signals set signals set signals set signals set dignals set signals set dignals set signals set signals set signals set signals set signals set of accepting coded data ded data interface timing DCLOCK dee output signals set output signals set output signals set output signals set output signals set output signals set output signals set output signals set output signals set output signals set output signals set output signals set signals	ock signals sets signals sets signals sets signals sided data interface signals poly data with emicroprocessor interface intering between input modes te of accepting goode data set of accepting goode data set of accepting goode data SCLOCK	ck signals sets signals sets signals sets dead data interface signals oded data interface signals poly data via the microprocessor interface intering between input mobils set of accepting coded data set accepting coded data set of accepting code data set output signals set output signals set output control registers dee output contro	ock signals sets signals sets signals sets dignals sets dignals sets dignals poly data with emicroprocessor interface inturing between input modes te of accepting goode data set of accepting goode data sets accepting goode data sets output signals set output control registers dece output signals dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece signal finiting 1 signals 1 electrical specifications errupts green register RAM interface signals RAM configurations specifications poor decentions specifications register RAM configurations specifications specifications register specifications specifications register specifications spec	ock signals set signals set signals set dipals in the microprocessor interface, poly data via the microprocessor interface, te of accepting coded data ocked data interface timing OLLOCK dee output signals see output ordirof registers dees output signals see output cortrof registers dees scaling and cropping dees speaking and registers dees signal faming 1 signals 1 signals 1 electrical specifications emupts ge register ge register ge register ger register	cis signals set signals set signals set digital interface signals special with emicroprocessor interface the digital interface signals special signals set of accepting coded data ded data interface timing CULOCK dee output signals seo output ornirol registers den supput control registers dens, scaling and cropping dens, scaling and cropping dens, scaling and cropping dens, scaling and cropping dens special timing 1 signals 1 signals 1 electrical specifications emupts ge register RAM interface signals momection of LTAS pins in non-LTAS systems proported instructions	ock signals sets signals sets signals sets signals sided data interface signals poly data via the microprocessor interface intering between input modes te of accepting coded data or accepting coded data set of accepting coded data set output signals set output signals set output signals set output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece output control registers dece signal fitming 1 signals 1 electrical specifications emups ger register RAM interface signals RAM configurations and TAG pins in non-TAG systems proceeded.	ck signals set signals set signals ded data interface signals oded data interface signals oded data interface signals oded data interface signals oded data interface signals set of second of set of second of set of second of set of second of set of second of set of second of set of second of set of second of set of set of second of set of second of second of set of second o	ock signals sets signals sets signals sets signals sets signals sets signals sets signals sets signals set of accepting coded data deed data interface timing DLOCK deed data interface timing DLOCK dee output signals see output ordirol registers dees signal and dropping see output signals see output signals see output control registers dees signal signals see signal timing 1 signals 9 see signal timing 1 signals 9 electrical specifications emupts gue register RAM interface signals somection of ITAG gins in non-JTAG systems popored instructions	cis signals set signals set signals set dipals in the microprocessor interface special signals set of accepting coded data deed data interface teiming DLOCK deed data interface teiming DLOCK deed output signals see output signals see output control registers dees scaling and cropping see output signals see output control registers does special for interfaces des signals see signal faming 1 signals 9 electrical specifications emupts gia register gia register gia register gia register special signals see of TAG plans in non-TAG systems popported instructions	cis signals set signals set signals set digital interface signals special with emicroprocessor interface te of accepting coded data ded data interface timing DULOCK decoupter signals set output signals set output signals set output signals set output control registers decis sceniling and cropping dess, scelling and cropping dess sceniling and cropping dess sceniling and cropping dess signals els signals 1 signals 2 leignals 3 leignals 9 leignals 9 leignals 1 signals 1 signals 1 signals 1 signals 1 signals 1 signals 2 signals 3 signals 4 signals 5 signals 6 signals 6 signals 7 signals 7 signals 7 signals 8 signals 9	ock signals set signals set signals set signals set signals set signals set signals set signals set signals set signals set signals set of accepting coded data ded data increace timing OLLOCK dee output signals see output ordirol replaces see output signals see output ordirol replaces see output signals see output control replaces see output signals see output signals see output ordirol replaces see output signals see output control replaces see output signals see output control replaces see output signals see output sig	cak signals set alignals set alignals set dipals in refrace signals set dipals in refrace signals set dipals set of accepting coded data set ded data interface timing DLO.CK deo output signals seo output orarior repisters deos signals registers dess secting and cropping dess secting and cropping dess secting and cropping dess secting and registers des signals timing 1 signals 9 electrical specifications empts ge register RAM interface signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals special or signals	cak signals set signals set signals set digital interface signals special with emicroprocessor interface. It of accepting coded dials ded data interface timing CULOCK CHO could signal seo output signals seo output ororitor registers dens scaling and cropping dens, scaling and cropping dens, scaling and cropping dens, scaling and cropping dens, scaling and cropping dens special signals ele signals 1 signals 2 signals 9 signals 1 signals 9 signals 1 signals	gic levels c.c. signals cost signals cost signals cost signals cost data interface signals cost data interface signals cost data interface to encepting cooled data code data interface timing CLOCK deo output order signals deo output control registers reders, scaling and cropping deo output control registers deo output control registers deo output control registers deo signal signal (a) (a) (a) (a) (b) (c) (c) (c) (c) (c) (c) (c) (c

Microprocessor interface																										
Synchronous DRAM interface																			 		,				Ċ	i
JTAG interface	٠.			٠.																٠.						
Start code detector		•	 		٠	٠.	٠	 ٠	٠	٠		٠	٠		٠							٠.		٠.		
Video parser	٠.		 						٠			٠	٠						 							
Timestamp management	٠.	٠			·	٠.		 •			٠.	٠		٠,					 			٠.		٠,		
Address generator configuration	п		٠.		٠	٠.		 •			٠.	٠					٠.		 	٠.				٠.		
Mechanical information																										

192

This section includes a listing of all the signals (pins) used, in accordance with the present invention, and a fisting of all the registers available through the microprocessor interface. (See Tables 50 and 51.)

Signals

Signal Name	1/0	Pin Number	Description
CDCLOCK	1	137	Coded Data Interface, Used
CD(7:0)	1	133.132.130.129.128.127,125,124	to supply coded data or Tokens to the system.
CDEXTN	1	134	
CDVALID	1	123	1
CCDACCEPT	0	122	1 .
BMODE	1	135	1
ME(1:0)	1	99,98	Micro Processor Interface
MR/W		97	(MPI)
MA[5:0]	1	107, 106, 104, 103, 102, 101	
MD[7:0]	۰	119, 118, 117, 116, 114, 113, 112,	1
iRo	0	96	
DD[15:0]	NO	36, 35, 33, 32, 30, 29, 27, 26, 21, 20, 18, 17, 15, 14, 12, 11	SDRAM Interface
DA[10.0]	٥	152, 153, 143, 144, 146, 147, 149, 150, 159, 158, 156, 153]
BS ·	0		1
DCKE	0	39	1
DCLKOUT	0	38	1
DCLKIN		23	1
DWE	0	9	1
DCAS	0	8	1
DRAS	0	6	1
DCs[1:0]	0	3,2	1
y[7:0]	0	52, 53, 54, 55, 57, 58, 59, 60	Video output interface

Signal Name	1/0	Pin Number	Description
C[7:0]	0	42, 43, 44, 45, 47, 48, 49, 50	
HOSYNO	0	62	1
VSYNC	0	63	1
YE	0	64	1
CB/ CR	0	65	1
V16/8	1	67	
NT&C/PAL	1	68]
CBLANK	0	69	1
VTGRESET	1	70	1
TCK	-	74	JTAG port.
TDI	-	73	1
TDO	.0	72 .	i .
TMS	1	75	
TRST	1	79	1
SYSCLOCK '	1	139	
RESET	1	138	
TIMERESET	1	82	
VCC	•	1, 7, 13, 19, 25, 31, 37, 142, 148, 154, 160	
VDD	-	46, 56, 76, 86, 95, 105, 115, 126, 136	
VDD		4, 10, 16, 22, 28, 34, 40, 41, 51, 51, 71, 80, 81, 91, 100, 110, 120, 121, 131, 140, 145, 151, 157	

Table 50. Signals

Signal Name	NO	Pin Number	Description
TPHOISH	1	87	
TPHISH	1	88	
TSTRSTCTRL .	-	77	
TLOOP	1	78	Connect to GND or VDD during normal operation
PLLSELECT	-	83	If PLLSELECT = 0 the on-chip phase locked loops are disabled. Set PLLSELECT = 1 for normal operation.
PLLLOCK	0	84	
TDCLK	1	85	

Table 51, Test Signals

Register Map

The register map of the present invention is divided into areas. The first 32 locations are required for the normal operation of the system. There is only five bits of address.

The next set of 32 locations are those in the address generation circuitry that are required to setup a non-default SDRAM memory map.

The remainder of the register map are registers that are only used for test and diagnostic purposes. These can be paged in instead of the address generator registers.

Table 52 illustrates the register map of the present invention.

Address (hex)	Interrupt Service	See
0x00 0x03	Interrupt service	
0x04 0x05	Input circuit	
0x06 0x07	Start code detector	
0x08 0x0a	Timestamp insertion	
0x0b 0x0f	(not used)	
0x10 0x17	Parser	

Address (hex)	Interrupt Service	See
0x18 0x1c	Output control	
0x1d	PLL control	
Ox1e	DRAM PAD drive strength	
0x1f	page_select'	Table 3-4
0x20 0x3f	paged register access	

Table 52. Overview of Register Map of Present Invention

Table 53 depicts the page select register.

page-select	Registers Selected	See
0_	Addrgen user configuration registers	Table 3-5
1	Built in self test and IDCT test registers	Table 3-11 Table 3-12
2	IM_plus test registers and SCD test registers	Table 3-13 Table 3-14
3	Parser test registers	Table 3-15
. 4	Field/Frame test registers	Table 3-16
5	BOB test registers	Table 3-17
6	more BOB test registers	Table 3-17
7	Addrgen test registers	Table 3-18
8	DRAMIF test registers	Table 3-19

Table 53, Page Select Register

Table 54 illustrates the interrupt service area.

196

In normal operation, page_select should hold the value zero. In this case, locations 0x20 ... 0x3f will contain the address generation user registers.

Address (hex)	Bit No.	Register Name	See Page
0x00	7	chip_event	
	6	end_search_event	
	5	unrecognized_start_event	
	4	flag_picture_end_event	
	3	parser_event	
ļ	2		
	1		
	0		
0x01	7	chip_mask	
	6	end_search_mask	
1.0	5	unrecognized_start_mask	
l	4	flag_picture_end_mask	
	3	parser_mask	
	2		
1	1		
	0		
0x02	7	idct_too_few_event	
	6	idct_too_many_event	
-	5		
1	4		
	3		
	_ 2		
	1		
L	0	walchdog_event	

Address (hex)	Bit No.	Register Name	See Page
0x03	7	idct_too_few_mask	
	6	idct_too_many_mask	
	5		
	4		
	3		
	2		
	1		
	0	watchdog_mask	

Table 54. Interrupt Service Area

Table 55 shows the input circuit registers of the present invention.

Address (hex)	Bit No.	Register Name	See Page
* 0x04	7	coded_busy	
	6	enable_mpi_input	
	5	coded_extn	
	4:0	(not used)	
0x05	7:0	coded_data	

Table 55. Input Circuit Registers

Table 56 shows the start code detector register of the present invention.

Address (hex)	Bit No.	Register Name	See Page
0x06	.7	scdp_access	
	6	(not used)	
	5	discard_extension	
	4	discard_user	
	3	after_search_stop	
	2	flag_picture_end	

Address (hex)	Bit No.	Register Name	See Page
	1	after_picture_stop	
	0	after_picture_discard	
0x07	7:3	(not used)	
	2	discard_all	
	1:0	start_code_search	

Table 56. Start Code Detector Registers

in accordance with the present invention, Table 57 shows the timestamp insertion registers.

Address (hex)	Bit No.	Register Name	See Page
80x0	7:0	ts_high .	
0x09	7:0	ts_low	-
0x0a	7	ts_valid	
	6	ts_waiting	
•	5:0	(not used)	

Table 57. Timestamp Insertion Registers

Likewise, Table 58 illustrates the video parser registers.

Address (hex)	Bit No.	Register Name	See Page
0x10	7:0	parser_ctrl0 (actually a reg file location - bits TBD)	_
0x11	7:0	parser_ctrl1 (actually a reg file location - bits TBD)	
0x12	7:0	parser_error_code (actually const. field of MSM.)	
0x13 7	7	parser_access	_
	6:D	reg_keyhole_addr	
0x14	7:0	reg_keyhole_data	
0x15	7:0	(not used)	
0c16	7:D	user keyhole addr	

Address (hex)	Bit No.	Register Name	See Page
0x17	7:0	user_keyhole_data	

Table 58. Video Parser Registers

The output control registers are shown in Table 59.

Address (hex)	Bit No.	Register Name	See Page
Dx18	7:0	border_cb	
0x19	7:0	border y	
0x1a	7:0	border_cr	
0x1b	7	vblank	
	- 6	blank_screen	
	- 5	enbi_sav_eav	
	4	blanking601	
	3	cblank_ah	
	2	vsync_ah	
	1	hcsync_ah	
		hs_not_cs	
0x1c	7:2	(not used)	
	1:0	vertical upsample control	

Table 59. Output Control Registers

Test Registers

The complete register map is shown in Table 60 through Table 69.

200

Address (hex)	Bit No.	Register Name	See Page
P1+00		test_mode	
P1+01P1+03		(not used)	
P1+04		misr_mask	
P1+05		(not used)	
P1+06		misr[1]	
P1+07		misr[0]	
P1+08		psrg_bil_select	
P1+09		psrg_constant	
P1+0aP1+0c		(not used)	
P1+0d		psrg[2]	
P1+0e		psrg[1]	
P1+0f		psrg[0]	

Table 60. Built-in Self Test Registers

Address (hex)	Bit No.	Register Name	See Page
P1+10		idct_clkgen	
P1+11		(not used)	
P1+12		snp_idcl[1]	
P1+13		snp_idct[0]	
P1+14P1+17		not used	
P1+18		snp_iram[7]	
P1+19		snp_tram(6)	
P1+1a		snp_tram[5]	
P1+1b		snp_tram[4]	
P1+1c		snp_tram[3]	
P1+1d		snp_tram(2)	
P1+1e		snp_tram[1)	

Address (hex)	Bit No.	Register Name	See Page
P1+1f		snp_tram(0)	

Table 61. IDCT Test Registers

Address (hex)	Bit No.	Register Name	See Page
P2+00		imp_clkgen	
P2+01		(not used)	
P2+02		snp_iquant[1]	
P2+03		snp_iquant[0]	
P2+04		(not used)	
P2+05		snp_imode[1]	
P2+06		snp_imode(1)	
P2+07		snp_imode(0)	
P2+08		snp_iquant_ram[3]	
P2+09		snp_iquant_ram(2)	
P2+0a		snp_iquant_ram[1]	
P2+0b		snp_iouant_ram(0)	
P2+0c		iquant_keyhole_data	
P2+0d		iquant_keyhole_addr	
P2+0eP2+01		(not used)	
P2+10		snp_izz_ram[3]	
P2+11	- 7	snp_izz_ram[2]	
P2+12		snp_izz_ram[1]	
P2+13		snp_izz_ram(0)	
P2+04		izz_keyhole_data	
P2+15		izz_keyhole_addr	
P2+16P2+17		(not used)	

Table 62. IM_plus Test Registers

Address (hex)	Bit No.	Register Name	See Page
P2+18		scd_cikgen	
P2+19		(not used)	
P2+1e		snp_incrct[1]	
P2+1b		snp_incret[0]	
P2+1c		snp_cdbin[1]	
P2+1d		snp_cdbin(0)	
P2+1eP2+1f		(not used)	

Table 63. SCD Test Registers

Address (hex)	Bit no.	Register name	See page
P3+00		parser_clkgen	
P3+01P3+02		(not used)	
P3+03		snp_cdbout[4]	
P3+04		snp_cdbout[3]	
P3+05		snp_cdbout[2]	
P3+06		snp_cdbout[1]	
P3+07		snp_cdbout[0]	
P3+08		(not used)	
P3+09		snp-aluin(2)	
P3+0a		snp-aluin(1)	
P3+0b		snp-aluin(0)	
P3+DcP3+0f		(not used)	
P3+10	. 7	msm_access	
	6:0	(not used)	
P3+11	7:3	(not used)	
	2	mssr_intr_status	
	1	mssr_ss_monitor	

Address (hex)	Bit no.	Register name	See page
	0	mssr_ss_select	
P3+12	7:4	(not used)	
	3:0	msm_pc	
P3+13	7:0		
P3+14	7:4	(not used)	
	3:0	msm_call_return	
P3+15	7:0		
P3+16	7:4	(not used)	
	3:0	msm_intr_return	
P3+17	7:0		
P3+18		snp_user_ram[7]	
P3+19		snp_user_ram[6]	
. P3+1a		snp_user_ram(5)	
P3+1b		snp_user_ram(4)	
P3+1c		snp_user_ram[3]	
P3+16		snp_user_ram[2]	
P3+1e		snp_user_ram(1)	
P3+1f		snp_user_ram(0)	

Table 64. Parser Test Registers

Address (hex)	Bit No.	Register Name	See Page
P4+00		ff_cikgen	
P4+01		(not used)	
P4+02		snp_fld_irm(1)	
P4+03		snp_fld_frm[0]	
P4+04		snp_padder_data[1]	
P4+05		snp_padder_data(0)	

Address (hex)	Bit No.	Register Name	See Page
P4+06 ·		snp_padder_pf[1]	
P4+07		snp_padder_pf[0]	
P4+08		snp_pf_master[3] (snpsel[3])	
P4+09		snp_pf_master[2] (snpsel[2]	
P4+0a		snp_pf_master[1] (snpsel[1])	
P4+0b		snp_pf_master[0] (snpsel[0]	
P4+0c		snp_pf_slave(3) (snpsel[7])	
P4+0d		snp_pf_slave(2) (snpsel[6])	
P4+0e -		snp_pf_sleve[1] (snpsel[5])	
P4+Df		snp_pf_slave(0) (snpsel(4))	
P4+10		(not used)	
P4+11		snp_pf_pipe[2] (snpsel[10]	
P4+12		snp_pf_pipe[1] (snpsel[9)	
P4+13		snp_pf_pipe(0) (snpsel(8)	
P4+14		ff_keyhole_data	
P4+15		ff_keyhole_addr	
P4+16		snp_dec_data[1]	
P4+17		snp_dec_data(0)	
P4+18		snp_ff_ram[7]	
P4+19		snp_ff_ram(6)	
P4+1a		snp_fi_ram(5)	

Address (hex)	Bit No.	Register Name	See Page
P4+1b		snp_ff_ram[4]	
P4+1c		snp_ff_ram[3]	
P4+1d		snp_ff_ram(2)	
P4+1e		snp_fi_ram[1]	
P4+1f		snp_ff_ram(0)	

Table 65. Field/Frame Test Registers

Address (hex)	Bit No.	Register Name	See Page
P5+00		bob_cikgen	
P5+01		(not used)	
P5+02		snp_vup_cb[1]	
P5+03		snp_vup_cb[0]	
P5+04		snp_vup_cr[1]	
P5+05		snp_vup_cr[0]	
P5+06		snp_hup_y[1]	
P5+07		snp_hup_y(0)	
P5+08		snp_hup_cb[1]	
P5+09		snp_hup_cb(0)	
- P5+0a		snp_hup_cr[1]	
P5+0b		snp_hup_cr[0]	
P5+0c		(not used)	
P5+0d		snp_outmux[2]	
P5+0e		snp_outmux[1]	
P5+0f		snp_oulmux[0]	
P5+10		(not used)	
P5+11		snp_vtg[2]	
P5+12		snp_vtg[1]	

Address (hex) Bit No.		Register Name	See Page	
P5+13		snp_vtg[0]		
P5+14		snp_outiface[1]		
P5+15		snp_outiface(0)		
P5+16P5+1f		(not used)		
P6+00P6+07		snp_vupram_cb1[7:0] (bobupram)		
P6+08P6+09		snp_vupram_cb0[7:0]		
P6+10P6+17		snp_vupram_cr1[7:0]		
P6+18P6+1f		snp_vupram_cr0[7:0]		

Table 66. BOB Test Registers

Address (hex)	Bit No.	Register Name	See Page
P7+0		addrgen_clkgen	
P7+1			
		snoopers	

Table 67. Addrgen Test Registers

Address (hex)	Bit no.	Register Name	See Page
P8+0		dram clkgen	

Table 68. DRAMIF Test Registers

Summary of Test Register Locations

Address (hex)	Data Bits	Register Name	Location
P2+1aP2+1b	10	snp_incret[1:0]	The input of the chip (before the input circuit)
P2+1cP2+1c	10	snp_cdbin[1:0]	Input of cobin
P3+03P3+07	33	snp_cdbout[4:0]	Input of cdbout
P3+09P3+0b	19	snp_aluin[2:0]	input of the ALU in the MSM

Address (hex)	Data Bits	Register Name	Location
P2+05P2+07	19	snp_imodel[2:0]	Input of the inverse modeler
P2+02P2+03	13	snp_iquant[1:0]	Input of the inverse quantizer
P1+12P1+13	13	snp_idct[1:0]	input of the IDCT
P4+02P4+03	10	snp_fid_frm(1:0)	Input of field-frame
P4+04P4+05	10	snp_padder_data[1:0]	Transform data input of pfadder
P4+06P4+07	8	snp_padder_pf[1:0]	Pred, filter data input of pfadder
P4+08P4+0b	23	snp_pedder_master[3:0]	Master input of predfit
P4+0cP4+01	23	snp_padder_master[3:0]	Slave input of predfit
P4+11P4+13		snp_pf_pipe(2:0)	Half way through predfil
P4+16P4+17	8	snp_dec_data[1:0]	Output of prediction adde
P5+02P5+03	10	snp_vup_cb(1:0)	Input of chroma upsample Cb
P5+04P5+05		snp_vup_cr[1:0]	Input of chroma upsample Cr
P5+06P5+07	12	snp_hup_y[1:0]	Input of horizontal upsampler y
P5+08P5+09	10	snp_hup_cb[1:0]	Input of horizontal upsampler Cb
P5+0aP5+0b	10	snp_hup_cr[1:0]	Input of horizontal upsampler Cr
P5+0dP5+0f	10 + strobes from vig	snp_outmux[2:0]	Input of outmux
P5+11P5+13		snp_vtg_[2:0]	All control inputs for VTG
P5+14P5+15	13	snp_outiface[1:0]	Just before 8 to 16 converter and retiming for the pins

Table 69. Snooper Registers

Power Supplies

The present invention essentially operates from a single 5V supply. However, in order to enable simple connection to synchronous DRAM, a 3.3V supply is also provided.

Symbol	Parameter	Min.	Max.	Units
VDD	Nominal 5 V supply voltage relative to GND	-0.5	6.5	V
vcc	Nominal 3.3 V Supply voltage relative to GND	-0.5	6.5	V
V _{IN}	Input voltage on any pin except SDRAM interface pins	GND - 0.5	VDD + 0.5	v
V _{Nscram} Input voltage on any SDRAM interface pin.*		GND - 0.5	VCC + 0.5	
T _A Operating temperature		· -40	+85	*c
T _s	Storage temperature	-55	+150	*0

Table 70. Suggested Specification Ratings ⁶

- D[15:0], DA[11:0], DCKE, DCLKOUT, DCLKIN, DWE, DCAS, DRAS DCS[1:0] and TDCLK
- Stresses greater than those listed here may cause permanent damage to the device. This is a suses rating only and functional operation of the device at these, or any other conditions above those indicated in the operational sections of this specification, not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.

Symbol	Parameter	Min.	Max.	Units
VDD	Nominal 5 V supply voltage relative to GND	4.75	5.25	٧
vcc	Nominal 3.3 V Supply voltage relative to GND	3.00	3.60	V
GND	Ground	0	0	V
T _A	T _A Operating temperature		70	·C,
Ipp	RMS power supply current			m4

Table 71. DC Operating Conditions

Logic Levels

Three different signal interface types are implemented in accordance with the present invention. Standard (5 V) TTL levels are employed by the microprocessor interface. In addition, 5 V CMOS levels are used by the coded data interface and the video output interface. 3 V LYTTL levels are also employed by the SDRAM interface.

TTL (5 V) Levels

Symbol	Parameter	Min.	Max.	Units
V	Input logic '1' voltage	2.0	VDD + 0.5	V*
V _k	Input logic 'O' voltage	GND - 0.5	0.8	V
Va	Output logic '0' voltage		0.4	V
Voloc	Open collector output logic '0' voltage		0.4	V*
Voc	Output logic "1" voltage	2.4		V
l _o	Output current	± 100		μA°
l _{ooc}	Open collector output current	4.0	8.0	μА
loz	Output off state leakage current		± 20	μА
l _{ev}	Input leakage current		± 10	μА
C.	Input capacitance		5	pF
Court	Output/IO capacitance		5	pF

Table 72. TTL (5 V) DC Characteristics

- AC input parameters are measured at a 1.4 V measurement level
- lp \$ loce mix.
 This is the steady state drive capability of the interface. Transient currents make much
- or less.

CMOS (5 V) Levels

For CMOS inputs $V_{\rm total}$ is approximately 70% of $V_{\rm DD}$ and $V_{\rm total}$ is approximately 30% of $V_{\rm DD}$. The values shown in Table 73 are those for $V_{\rm tot}$ and $V_{\rm total}$ at their respective extreme limits of operation.

Symbol	Parameter	Min.	Max.	Units
Vergreas	Input logic "1" voltage	3.68	VDD + 0.5	ν
VLenot	Input togic 'O' voltage	GND - 0.5	1.43	ν
V _{DHomos}	Output logic '1' voltage	V _{pc} - 0.1		٧.
		V ₀₀ - 0.4		V*
Vocame	Output logic '0' voltage		0.1	٧.
			0.4	٧.
Picnes	Input leakage current		± 10	μА
Cpane	Input capacitance		5	pF
Course	Output/IO capacitance	1	5	pF

Table 73. CMOS (5 V) DC Characteristics

LVTTL (3.3 V) Levels

Symbol	Parameter	Min.	Max.	Units
Vessen	Input logic '1' voltage		VCC + 0.5	V*
Varen	Input logic 'D' voltage	GND - 0.5	0.8	٧
Vocamen	Output logic '0' voltage			V
Vonenn	Output logic '1' voltage			٧
Costan	Output current	± 100		μA³
Ozenem	Output off state leakage current		± 20	μА
ansdram	Input leakage current		± 10	μA
Carren	Input capacitance		5	pF
Coutage	Output/IO capacitance		5	ρF

Table 74. LVTTL (3.3 V) DC Characteristics

^{*} AC input parameters are measured at a V measurement level

* In This is the steady state drive capability of the interface. Transient currents malbe much orester.

Clock Signals

The present invention uses one clock (SYSCLOCK) for almost all on-chip functions. Since The present investment uses the content of the cont

A second clock (CDCLOCK) may be used to clock coded data into the present invention. This clock may be synchronous to SYSCLOCK and this allows data to be transferred into the system from circuitry that is not operating on the 27 MHz clock (perhaps a clock derived from a disk or network interface circuit).

Internally, the invention derives high speed clocks for driving the SDRAM interface using a phase locked loop (PLL). This clock is output of the SDRAM as DCLKOUT. An on-chip PLL is also used to derive an even mark-space ratio. The requirements for the SYSCLOCK are shown in Figure 101.

Num	m. Characteristic 27 MHz		MHz	T		
Rum,	Characteristic	Min.	Max.	Unit	Note	
1 -	Clock period	37		ns		
2	Clock high period	. 10		ns		
3	Clock low period	10		l ne	1	

Table 75. Input Clock Requirements

* Note that the tolerance and stability of the clock must be adequate to comply with the line frequency of the appropriate video standard

Reset Signals

The present invention uses three reset signals:

- 1) RESET 2) VTGRESET 3) TIMERESET

RESET is the main chip reset signal. All circuitry is reset and adopts the reset state indicated in the various tables as described herein. RESET must be asserted (LOW) for at least four clock cycles after the power and clocks are siable to ensure a correct reset.

VTGRESET is used to reset the video timing generator of the present invention without affecting other aspects of the present invention.

TIMERESET is used by the timestamp handling circuitry in accordance with the present invention.

2/3

Introduction

The coded data interface, in accordance with the present invention, provides a dedicated set of pins that may be used to supply the coded wideo data to system. Alternatively, coded data may be written via the microprocessor interface. This section discusses both of these methods.

If the dedicated pins are used, coded data may be supplied either as a simple stream of bytes or as "Tokens." The Tokens allow other types of information to be supplied in addition to the coded data. For example, time stamp information may be transferred using this mechanism.

If the microprocessor interface is used for coded data, then Tokens are always used, Furthermore, this is quite simple. Once a Token Head' has been written to gedare that subsequent data is coded data (requiring just two registers to be written) coded data may, thereafter, be simply written into a register.

Coded Data Interface Signals

Table 76 defines the coded data interface signals used in the present invention.

Signal Name	Туре	Description	
CD[7:0] -	ı	Coded data is supplied to the present invention one byte at a time. Data is sampled at the rising edge of CDCLOCK. Data is assumed to be byte-aligned.	
CDEXTN	I	When the coded data interface is used to transfer Tokens, this signal is the extension bit. This signal is sampled at the same time as CD[7:0].	
CDVALID	ı	CDVALID is sampled at the same time as CD[7:0]. When it is HIGH, the data is valid and is used as coded data. When it is LOW, the data is not valid and is ignored by the system.	
CDACCEPT	0	CDACCEPT indicates the readiness of the system to accept date. When it is HIGH, at the rising edge of DDCLOCK date will be latched as expected. When it is LOW, the system cannot except the data (presumably because its internal buffers are full) and, therefore, the data should be presented again.	
BMODE	i	When this signal is HIGH, data is interpreted as a simple stream of coded data bytes (and CDEXTN is ignored). When it is low data is interpreted as Tokens. This signal is sampled at the same time as CDT:01.	

Signal Name	Туре	Description
CDCLOCK	1	This clock is used to control the transfer of data into the system. CD[7:0]. CDEXTN. BMODE and CDVALID are sampled at the rising egge of CDCLOCK and external circuitry should sample CDACCEPT atthe same time.
		Note that in the default (reset) condition, CDCLDCK and SYSCLDCK must be connected to the same signal.

Table 76. Coded Data Interface Signals

CDVALID and CDACCEPT are used to control the transfer of data in accordance with the present invention. This type of protocol is referred to as a "two-wife" interface. Both signals must be high at the rising edge of CDCIOCK in order for a data transfer to cor. Figure 102 shows the relationship between the data (CD[7:0], CDEXTN and BMODE) and CDVALID and CDACCEPT.

Note: If data is to be supplied via the coded data interface pins, the micropocessor interface register "enable_mpi_input" must be zero (this is its reset state).

Byte Mode

In the present invention, if BMODE is sampled HIGH at the rising edge of CDCLOCK (and CDVALID and CDACCEPT are both high), then the data is treated as simple coded data. In fact, the data is immediately built into a DATA. In this case, CDEXTN is ignored.

Token Mode

If BMODE is sampled LOW, at the rising edge of CDCLOCK (and CDVALID and CDACCEPT are both high), then the data is treated as Tokens,

Tokens are used extensively in accordance with the present invention, to control the flow of data and control signals throughout the system. Theoretically, it is possible to supply any. Token at the coded data input.

All Tokens, in accordance with the present invention, consist of a series of bytes (CD[7:d]), each of which has associated with it an extension bit (CDEXTN). The first byte of the Token indicates the type of information carried by the Token. The last byte of the Token is indicated by the extension bit being LOW.

For example, coded data is supplied using the DATA Token. This is illustrated in Figure 103. As shown, the first byte is DAD4 (indicating that this is a DATA Token). This information is followed by bytes of code data that stear until DEEXTA is sampled LOW. The next data that is sampled will be interpreted as the first byte of a new Token (assuming that BMDDE) is still LOW).

Another Token that is particularly useful is the FLUSH Token. This Token acts like a reset and it may be used after the end of one video stream in order to ready the system for the next video Stream. The FLUSH Token is illustrated in Figure 104.

Supply Data via the Microprocessor Interface

In the present invention, tokens can be supplied to the system via the microprocessor interface (MPI) by accessing the coded data input registers. Table 77 defines the coded data input registers.

Addr. (Hex)	Bit No.	DiriReset	Register Name	Description
D4	7	RO/1	coded_busy	The state of this registers indicates if the system is able to accept Tokens written into coded_dataT/. The value 1 indicates that the interface is busy and unable to accept data. Behavior is undefined if the user tries to write to coded_data when coded_busy = 1.
	6	RW/0	enable_mpr_input	Controls whether coded data input to the system is via the coded data port (0) or via the MPI (1).
	5	RW/x	coded_extn	The extension bit of the token data written into coded_data.
	4:0	(not used)		
05	7:0	RW/x	coded_data	Token data is written into this location.

Table 77. Coded Data Input Registers

Writing Tokens vis the MPI

The coded data registers are grouped into two bytes within the memory map to allow for efficient data transfer. The 8 data bits, coded_data[7:0], are in one location and the control registers, coded_busy, enable_mpi-input and coded_extn are in a second location. (See Table 56.)

When configured for Token input via the MPI, the current Token is extended with the current value of coded_extn each time a value is written into coded_data[7:0]. Software is responsible for setting coded_extn to 0 before the last word of any Token is written to coded_data[7:0].

For example, a DATA Token is started by writing 1 into coded_extn and then 0x04 into coded_data[7:0]. The start of this new DATA Token then passes into the system for processing.

Each time a new 8 bit value is written to coded_data[7:0], the current Token is extended coded, extrn need only be accessed again when terminating the current Token for example, to introduce another Token, The last word of the current Token is indicated by writing 0 to coded_extrn followed by writing the last word of the current Token into coded_data[7].

Moreover, each time before writing to coded_data[7:0], coded_busy should be inspected to see if the interface is ready to accept more data

Switching between input Modes

Provided suitable precautions are observed, it is practical to dynamically change the data input mode. In general, the transfer of a Token via any one route should be completed before switching modes. These switching modes are shown in Table 78.

Previous Mode	Next Mode	Behavior
Byte	Token	The on-chip circuitry will use the last byte supplied in byte mode as the last byte of the DATA Token
	MPI input	that it was constructing (i.e., the extension bit will be set to 0). Before accepting the next Token,
Token	Byte	The off-circuitry supplying the Token in Token mode is rresponsible for completing the Token (i.e., with the extn bit of the last byte of information set to 0). Before selecting byte mode.
	MPI input	Access to input via the MPI will not be granted (i.e., coded, busy will remain set to 1) until the off-chip circuitry supplying the Token in Token mode has completed the Token (i.e., with the extension bit of the last byte of information set to 0).
MPI input	Byte	The control software must have completed the Token (i.e., withthe extension bit of the last byte of
• '	MPI input	information set to 0) before enable_mpl_input is set to 0.

Table 78. Switching Data Input Modes

The first byte supplied in byte mode causes a DATA Token header to be generated onchip. Any further bytes transferred in byte mode are appended to this DATA Token until the input mode changes. The MP register but coded, busy and the signal coded, accept indicated on which interface the system is willing to accept data. Correct observation of those signals should ensure that no data is fost.

Rate of Accepting Coded Data

The inoid circuit of the present invention passes Tokens to the start coded detector. This analyses date in the DATA Tokens and its normal rate of processing is one byte per clock (of CDCLOCK). However, early processing operate processing consisting required example, where and code is encountered in the coded data. When this occurs, CDACCEPT will go low to indicate that data cannot be accupied.

It follows that CDCLOCK must have a higher clock frequency than the rate at which bytes of data are to be supplied to the system. In many applications, it will be appropriate to use the same clock (typically 27 MHz) for both SYSCLOCK and CDCLOCK. One example is shown in figure 105.

Coded Data Interface Timing

Similarly, Table 79 shows the coded data interface timing for the present invention.

Num.	Characteristic	27		T	
Num.	Characteristic	Min.	Max.	Unit	Note
1	CDCLOCK cycle time	37		ns	
2	CDCLOCK low time	17		ns	1
3	CDCLOCK high time	17		ns	
4 .	CDACCEPT drive time		23	ns	
5	CDACCEPT hold time	2		ns	_
6-	Input signal set-up time	5		ns	
7	Input signal hold time	0		ns	

Table 79. Coded Data Interface Timing

- These limings need not be observed in some circumstances.
 Maximum signal loading is 20 pF.

The coded data interface uses CMDS levels.

CDCLOCK

The transfer of data across the coded data interface is controlled by CDCLOCK which may be synchronous to the main video decoder clock (\$Y\$CLOCK). This facility may be useful in allowing the system decoder to operate on a different clock to the video clock.

However, CDCLDCK is also used internally in the present invention to clock circuitry such as the start code detector. Since CDCLDCK does not have the benefit of a Phase Locked Loop (PLLI) to ensure even mark-space ratio, opternal circuitry must be used to ensure this or the timing parameters 2 and 3 shown in Figure 105.

- - - ·

in situations where CDCLOCK and SYSCLOCK do not need to be synchronous the facility exists to drive the internal circulary such as the start code detector from the PLL rather than CDCLOCK. This frees the external circulary from the need to guarantee the even marked-spaced ratio.

Figure 106 shows the internal arrangement which allows the even mark-space ratio clock generated by the PLL to be routed to the start code detector in place of CDCLOCK.

If un_named_register is 0 (reset condition), the start code detector is clocked from the PLL. In this case, both CDCLOCK and SYSCLOCK must be connected to the same signal. The AC timing requirements for SYSCLOCK.

If un_named_register is 1, the start code detector is clocked using CDCLOCK. In this case, CDCLOCK must obey the timings as specified in Figure 105.

The video output interface of the invention implements a diplial output interface that complies to CCIR Recommendations 601 and 556. All of the synchronization and blanking information is included, in the form of special code words (SAV and EAV), in the same byte-wide stream of data as the video information.

In addition, separate sync and blanking pins are provided so that the system may be connected directly to a wide range of devices (such as video DACs or NTSC encodars). The timing of these signals is suitable for the generation of a video signal that complies with CCIR Recommendation 624.

The video data may be time-multiplexed on a single byte-wide bus. Alternatively, a sixteen bit output mode is provided, in which case, the luminance data is output on one byte wide bus while the two color difference signals are time multiplexed on a second byte wide bus.

Video Output Signals

Table 80 provides the signals for the video output interface, in accordance with the present invention.

Name	Type	Description
Y[7:0] .	0	Luminance output data
C[7:0]	0	Cr/Cb output data
HCSYNC	0	Horizontal or composite sync. The microprocessor register hs_not_es controls which sync is present on this pin. The register hosync_ah controls the potarity of this signal.
VSYNC	٥	Vertical sync. The register vsync_ah controls the polarity of this signal.
CBLANK	0	Composite blanking. The register cblank_ah controls the polarity of this signal.
YE	0	When sampled high at the rising edge of SYSCLOCK, the Y (and in 15 bit mode the Cr or Cb) data is valid.

CB/CR		In 16 bit mode, this signal indicates which color component (Cr or Cb) is present on the C[7:0] pins when YE is sampled high. In 8 bit mode the signal indicates which color component (Cr or Cb) is present on the Y[7:0] pins when YE is sampled low.
V16/8	ı	Used to select the 16 or 8 bit output modes. 16 bit mode is selected when V16/8 is HIGH, 8 bit mode is selected when it is LOW.
NTSC/PAL	-	Selects which of two standard ratiors are to be produced. When NTSCPAL is HIGH, a 525-line raster is produced. When it is low, a 625 line raster is produced. Note that this pin also affects other aspects of the operation of the present invention.
VTGRESET		This signal may be asserted to reset the on-chip Video Timing Generator. This may be used to lock the video timing to some external constraint.

Table 80: Video Output Interface Signals

Figure 107 shows the output timing in 16 bit mode. Figure 108 shows the output timing in 8 bit mode.

Video Output Control Registers

Video output control registers, in accordance with the present invention as shown in Table 81,

Addr (Hex)	Bit no.	dirfreset	Register name	Description
18	7:0	RW/ 0xC0	porder_cp	Cb component of border color
19	7:0	RW/ 0x80	border_y	Y component of border color
1A	7:0	RW/ 0x40	border_cr	Cr component of border color

Addr (Hex)	Bit no.	dir/reset	Register name	Description
1B	7	RO/x	vblank	This is a read-only bit (data written to this bit is ignored), it indicates vertical blanking.
	6	RW/0	blank_screen	When set to 1, this bit causes border color to be painted over the entire screen, thereby blanking the screen. Note that decoding continues as normal, but the decoded pictures are rendered invisible.
	5	RW/0	enbi_sav_eav	Controls the generation of SAV and EAV control words in the output stream.
				O suppresses SAV and EAV, in which case, blanking values are output at the times when SAV and EAV would otherwise be generated.
		-		1 enables SAV and EAV. Note that blanking601 should also be set to 1 to avoid the value zero appearing at the output, except during SAV and EAV.
1	L			For CCIR 601 data, this pin must be set to 1.
	4	RW/0	blanking601	Controls the value of luminance* data that is output during blanking.
1	1			0 selects the value zero.
				1 selects the value 0x10 (sixteen).
				For CCIR 601 data, this pin must be set to 1.
IB	3	RW/O	cblank_ah	Controls the polarity of the CBLANK pin.
				O selects active low
1	L			1 selects active high

Addr (Hex)	Bit no.	dirreset	Register name	Description
	2	RW/0	vsync_ah	Controls the polarity of the VSYNC pin.
				O selects active low
				1 selects active high
	1	RW/0	hcsync_ah	Controls the polarity of the HCSYNC pin.
				0 selects active low
			-	1 selects active high
	D	RW/0	hs_not_cs	Controls whether horizontal sync or composite sync is present on the HCSYNC pin.
				0 selects composite sync
				1 selects horizontal sync
1C				(VUP sample mode)

Table 81: Video Output Control Registers

 Irrespective of the setting of this bit chrominance data (both Cb and Cr) will be 0x80 (128 decimal) during blanking.

Borders, Scaling and Cropping

The present invention attempts to always produce a picture for display that is 720 pels by either 480 lines (525 line raster) or 576 lines (625 line raster). The invention automatically scales the decoded picture in order to attempt to fill this area.

Since only a limited number of scale factors are supported, it will not always be possible to fill this area precisely. If the resulting picture is too small, then a border will be painted around the decoded picture. This border will be such that the decoded picture is in the center of the acreen.

Conversely, if the scaling produces a picture that is too big, then the picture is cropped to enable it to be displayed properly. The displayed region is the center of the decoded

picture. This cropping is limited so that not more than approximately 10% of the decoded picture is cropped. If more than this would be lost, then a smaller scaling factor is used.

The border color may be selected by writing to the registers border_cb, border_y and border_cr. After the device is reset, and before any pocures have been decoded, the entire szene will be filled with the border both. In addition, it is possible to paint border color over the entire screen by writing to blank_screen. This may be used to hide the video during for instance, a channel change.

Video Output Characteristics

Characteristics

Figure 109 illustrates, in accordance with the present invention, the timing of the video output interface. Similarly, Table 82 illustrates the video output interface timing.

Num.	Characteristic	27			
		Min.	Max.	Unit	Note
8	Output drive time		23	ns	-
9	Output hold time	2	<u> </u>	ns	
10	VTGRESET set-up time	5		ns	-
11	VTGRESET hold time	0		ns	

Table 82: Video output interface timing

- Maximum signal loading is 50 pF
- Failure to meet this liming parameter will simply lead to uncertainty in the precise clock cycle, on which the resel will occur. VTGRESET is provided with an on-chip synchronizer that will guard against metastability problems in the event that this timing parameter is not observe.

Table 83 defines video output mode signals. Figure 110 shows the video output mode signals.

		27 1	AHz			
Num.	- Characteristic	Min.	Max.	Unit	Note	
12	Setup before first clock after reset	5		ns	•	

Table 83: Video Output Mode Signals

Operation is undefined if NTSC/PAL or V16/8 change state after reset.

Video Signal Timing

The video timing of the present invention is such that the resulting video output complies with the following CCIR recommendations:

- CCIR Recommendation 601
- CCIR Recommendation 656
- CCIR Recommendation 624

Horizontal Timing

The horizontal timing is shown in Figure 111. The numbers are in SYSCLOCK cycles for the 525 line system (625 line system in parentheses).

During equalization, the $\overline{\text{HSYNC}}$ signal is LOW for 62 cycles (66 cycles in the 625 line system).

During field synchronization, the $\overline{\text{HSYNC}}$ signal is LOW for 722 cycles (738 cycles in the 625 line system).

Vertical Timing

The vertical timing is illustrated in Figure 112 for the 525 line (NTSC) system and Figure 113 for the 625 line (PAL) system. In these drawings the numbers down the left hand side provide the line number as per CCIR Rec. 650. The two columns at the right provide the "F" and "V" bits to be found in the SAV and EAV codes (see CCIR Rec. 601).

The smaller numbers in the center of the thick, solid, black lines provide the logical line numbers of the decoded MPEG picture. These are, therefore, numbered 0 to 478 for the 490 line used in the 525 line (NTSC) system and 90 to 575 for the 576 lines used in the 625 line (PAL) system.

Figure 114 shows the timing of the sync and blanking pins for the 525 line system and Figure 115 for the 625 line system. Note that only one of HSYNC or CSYNC may be cutput (see hs_not_cs) and that the polarity of each of these signats may be inverted (see cblank_ah, etc.).

VTG Reset State

In the invention, the VTG resets to the start of line 4 for the 525 line (NTSC) system and to the start of line 1 for the 625 line (PAL) system.

227

A standard byte wide microprocessor interface (MPI) is used in accordance with the present invention. The MPI operates synchronously to the various decoder chip clocks.

MPI Signals

Table 84 depicts the MPI interface signals.

Signal Name	Туре	Description
ME(1:0)	Input	Two active low chip enables. Both must be low to enable accesses via the MPI.
MRW .	Input	HIGH indicates a read from a register on the system. LOW indicates a write to a register on the system.
		This signal should be stable while the chip is enabled.
MA(5:0)	Input	Address specifies one of the locations in the chip's register map.
		This signal should be stable while the chip is enabled.
MD[7:0]	Output	8 bit wide data I/O port. These pins are high impedance if either enable signal is HIGH.
IRO	Output	An active low, open collector, interrupt request signal.

Table 84. MPI Interface Signals

MPI Electrical Specifications

DC Characteristics

See 2.2.1, "TTL (5 V) levels."

Figures 123 and 124 illustrate the read and write timing of the MPI, respectively.

AC Characteristics

Table 85 shows the Read Timing for the MPI.

Num.	Characteristic	Min.	Max.	Unit	Notes*
13	Enable low period	100		ns	
14	Enable high period	50		ns	
15	Address or rw set-up to chip enable	D		ns	
16	Address or rw hold from chip disable	0		ns	
17	Output turn-on time	20		ns	
18	Read data access time		70	ns	•
19	Read data hold time	5		ns	
20	Read data turn-tf time		20	-	

Table 85. Microprocessor Interface Read Timing

- The choică, în this example, of MB(0) to start the cycle and MB(1) to end it is arbitrary.
 These signals are of equal status.
 The access time is specified for a maximum load of 50 pF on each of MD(7:0). Larger loads may increase the access time

Likewise. Table 86 shows the write timing for the MPI.

Num,	Characteristic	Min.	Max.	Unit	Notes
21 .	Write data set-up time	15		ns	
22	Write date hole time	0			

Table 86. Microprocessor Interface Write Timing

The choice, in this example, of enable(0) to start the cycle and enable[1] to end it is arbitrary. These signals are of equal status.

Interrupts

"event" is the term used to describe an on-chip condition that a user might want to observe. An event could indicate an error condition or it could be informative to user software.

There are two single bit registers associated with each interrupt or "event". These are the condition event register and the condition mask register.

Condition Event Register

The condition event register is a one bit read/write register whose value is set to one by a condition occurring within the circuit. The register is set to one even if the condition only existed transiently. The register is then guaranteed to remain set to one until the user's activare resets if or the entire chip is reset.

- · The register is set to zero by writing the value one
- · Writing zero to the register leaves the register unaltered.
- The register must be set to zero by user software before another occurrence of this condition can be observed.
- The register will be reset to zero up on reset.

Condition Mask Register

The condition mask register is a one bit read/write register which enables the generation of an interrupt request if the corresponding condition event register(s) is (are) set. If the condition event is already set when 1 is written to the condition mask register, an interrupt request in little be issued immediately.

- · The value 1 enables interrupts.
- The register clears to zero upon reset.

Unless stated otherwise, a block will stop operation after generating an interrupt request and will re-start soon after either the condition event or the condition mask register are cleared.

Event and Mask Birs

In the present invention, event bits and mask bits are always grouped into corresponding bit positions in consecutive bytes in the register map (see Table 55). This allows interrupt service software to use the value read from the mask registers as a mask for the value in the event registers to identify which event generated the interrupt.

The Chip Event and Mask

The present invention has a single "global" event bit that summarizes the event activity on the chip. The chip event register presents the OR of all the on-chip events that have 1 in their mask bit.

A 1 in the chip mask bit allows the chip to generate interrupts. A 0 in the chip mask bit presents any on-chip events generating interrupt requests.

Writing 1 or 0 to the chip event has no effect. It will only clear when all the events (enabled by a 1 in their mask bit) have been cleared.

The IRO Signal

The IRO signal in the invention is asserted if both the chip event bit and the chip event mask are set. The IRO signal is an active low. "open collector" output which requires an off-chip pull-up resistor. When a civite the IRO public is pulled other by an impedance of 100 Ω or less. A pull-up resistor of approximately 4 $k\Omega$ should be suitable for most spolications.

Page Register

In order to reduce the number of register address signals required by the present invention, a page register is employed to enable more than 64 registers to be addressed. This page register is at location 0x11. Register locations 0x00 to 0x14 are not affected by the contents of the page register and are elways present in the register map. Registers in locations 0x20 to 0x3f depend on the page register.

There are no paged registers that are required for normal device operation. The paged registers are, finally, only used for test purposes.

In the invention, the page register is reset to the value zero. The user should ensure that no other value is written to this register.

SDRAM Interface Signals

Table 87 illustrates the SDRAM Interface Signals.

Signal Name	Type	Description	
DD[15:0]	1/0	Data pins	
DA[10:0]	0	Address pins	
BS	0	Bank select. Often this is labeled as A[11] on 16 Mbit SDRAM parts	
DCKE	1	Clock enable	
DCLKOUT	0	SDRAM clock output.	
DCLKIN	ī	Connect to DCLKOUT	
DWE '	0	Write enable	
DCAS	0	Column address	
DRAS .	0	Row address	
DCS(1:0)	0	Chip select. DCS[0] selects the first "bank" of SDRAM. If second "bank" is used (see SDRAM configurations 1 and 2 then DCS[1] is also used.	

Table 87, SDRAM Interface Signals

SDRAM Configurations

Table 88 illustrates SDRAM configurations.

Configuration	SDRAM Packages	Total DRAM	Organization
0	1	16 Mbit	16 Mbit, 1 M by 16 bits
1	2 .	20 Mbit	16 Mbit, 1 M by 16 bits
			4 Mbit, 256 k by 16 bits
2	2	32 Mbit	16 Mbit, 1 M by 16 bits
			15 Mbit. 1 M by 16 bits
3	2	32 Mbit	16 Mbit, 2 M by 6 bits

Configuration	SDRAM Packages	Total DRAM	Organization
			16 Mbrt. 2 M by 8 bits

Table 88. SDRAM Configurations

Configuration Zero

See Figure 116 for the Configuration Zero SDRAM Connection.

Figure 117 illustrates the configuration for one SDRAM connection. Similarly, Figures 118 and 119 depict a configuration of two and three SDRAM connections, respectively.

The system, in accordance with the present invention, fully supports the Joint Test Action Group (JTAG) "Standard Test Access Port and Boundary Scan Architecture", now adopted by the IEEE as standard 1149.1.

All JTAG operations are performed via the Test Access Port (TAP), which consists of five pins. The TREST (Test Reset) pin resets the JTAG circuitry to ensure that the device deservit power-up in test mode. The TCK (Test Clock) pin is used to clock serial test patterns into the TDI (Test Date input) pin, and out of the TDO (Test Date Output) pin. Purthermore, the operational mode of the TTAG (Test) via set of the transport of the TDO (Test) are objectively set of the transport of the TDO (Test) are objectively set of the

The JTAG standard is extensible to provide for additional features at the discretion of the chip manufacture, in accordance with the present invention, there are 9 user instructions, including three JTAG mandatory instructions. The exital instructions allow a degree of internal device existing to be performed, not provide additional external test fiexibility. For example, all device outputs may be made to finat by a simple JTAG sequence. See Table 8.

Connection of JTAG Pins in Non-JTAG Systems

Signal	Direction	Description		
TRST	Input	This pin has an internal pull-up, but must be taken low at power-up even if the JTAG features are not being used. This may be achieved by connecting TRST in common with the chip reserpin RESET.		
TDI	Input	These pins have internal pull-ups, and may be		
TMS .		left disconnected if the JTAG circuitry is not being used.		
TCK	Input	This pin does not have a pull-up, and should be tied to ground if the JTAG circuitry is not used.		
TDO	Output	High impedance except during JTAG scan operations. If JTAG is not being used, I his pin may be left disconcerted.		

Table 89 How to Connect JTAG Inputs

Supported Instructions

This section describes the instructions supported in this implementation of the present invention. See Tables 90, 91, and 92.

Instruction	Description
EXTEST	This is the most basic instruction. It applies data from the boundary scan chain to the PCB, and captures the response. It has a pre-defined instruction code, which is all-0's in the instruction register.
SAMPLE/ PRELOAD	This instruction allows the boundary-scan chain to be parallel-loaded from the devise inpa, and shirter, without the boundary-scan chain being switched in; i.e. a parallel to state or parallel. By this means, a "tanglet of dispersion of the device's pins may be laken (existent block control required to a word messibability), or the boundary-scan chain may be pre-backed before switching over into EXTEST mode. The instruction code for SAMPLEPRELOAD may be chosen by the manufacturer.
BYPASS	This instruction selects the 1-bit bypass register, to by-pass the boundary scan chain, and thus reduce the length of bit-stream required to access other devices on the PCB. The instruction code is predefined as all-1's.

Table 90. Mandatory Instructions

Instruction	Description
	This does the reverse of EXTEST*, i.e. applies data from the boundary-scan chain to the chip core, and captures the response. The instruction code may be chosen by us, it is up to the user to devise suitable tests to make use of this capability.

Table 91. Optional Instructions That Are Supported

The following optional JTAG instructions are not supported:

- 1) IDCODE 2) RUNBIST

instruction	Description
FLOATBS	This instruction pre-sets the Boundary-scon register to contain "1" in all open-rism cells and "1" in all others. The system operation is not all open-rism cells and "0" in all others. The system operation is not affected. Since a "0" in an output cell as "1" in an output cell as a quick way of disabiling all outputs is common cell ceremon to PCB testing). The outputs will not float until an instruction cell as switch in the boundary-scan chain sizef, unknown data would be othered to the pins util the PDATE_DB state.
INEXTEST	Does the combination of INTEST and EXTEST. Perhaps not very useful as we have individual versions anyway. It may allow some users to devise a faster combined PCB/chip test. Many JTAG devices use this combined mode rather than separate versions.
SETBYP	Selects the Bypass register between TDI & TDO, but switches the Boundary-scan chain in. This allows the PCB test to set up a constant patiern on one device's plans, but sill access other device's plans without having to reload the first device. The name is consistent with the same function in Texas Instruments' Scope' TJAG devices.
SHIFTBN	Like SAMPLE/PRELOAD, but without the SAMPLE operation. Allows the current Boundary-scen conjents to be shirled some more, without being overwritten. If, have this instruction in their Scope devices, but variously call x READBN or RBRNM, neither of which is very intuitive.
SHIFTBT	Like SHFTBM, except that the Boundary-scan chain is switched in. Potentially more useful than SHFTBM, in thail could be used for optimizing PCB less patterns for small bits of logic externally connected between JTAG devices. E.g. for a 2-input gate near the far-and of the shain, several test pleaters could be queued-up in this Boundary-scan chain, several test pleaters could be queued-up in the Boundary-scan chain, several test pleaters could be queued-up in the preventes the Boundary-scan contents on each scan cycle.

Table 92. Additional Public Instructions

Allocation of Instruction Codes

There are 14 defined instructions altogether. Hence there is a 4-bit long instruction register, with 2 unassigned instructions. Unassigned instructions are aliases of the BYPASS instruction, in accordance with IEEE1149.1.

The full list of instructions and their codes is shown in Table 93.

Code	Instruction	Register shifted	Signals capture	B/SCAN register	Class
0000	EXTEST	B/Scan	InputPads / 0's	switched in	MANDATORY
0001	SAMPLE/ PRELOAD	B/Scan	All Pads	transparent	MANDATORY
0010	INTEST	B/Scan	0's / OulputPads	switched in	RECOMMENDED
0011	FLOATBS	B/Scan	0's	transparent	PUBLIC
0100	SHIFTBT	B/Scan	No change	switched in	PUBLIC
0101	SHIFTEN	B/Scan	No Change	transparent	PUBLIC
0110	INEXTEST	B/Scan	All Pads	switched in	PUBLIC
0111	unassigned	Bypass	0	transparent	RESERVED
1000	PRIVATE				
1001	PRIVATE				
1010	SPDATAT	ScanData	Internal sigs	switched in	PRIVATE
1011	SPDATAN	ScanData	internal sigs	transparent	PRIVATE
1100	SETBYP	Bypass	0	switched in	PUBLIC
1101	unassigned	Bypass	0	transparent	RESERVED
1110	BYPASS	Bypass	0	transperent	PUBLIC
1111	BYPASS	Bypass	0	transparent	MANDATORY

Table 93, 'JTAG Instruction Codes

Level of Conformance to IEEE 1149.1

Rules

ALL rules are adhered to, although the following should be noted:

Rules	Description
3.1.1(b)	The TRST pin is provided.
3.5.1(b)	Guaranteed for all public instructions (see IEEE 1149.1 5.2.1(cl).

Rules	Description	
5.2.1©	Guaranteed for all public instructions. For some private instructions, the TDO pin may be active during any of the states Capture-DR, Exit1-DR & Pause-DR.	
5.3.1(a)	Power on-resel is achieved by use of the TRST pin.	
6.2.1(e,f)	A code for the BYPASS instruction is loaded in the Test-Logic- Reset state.	
7.1.1(d)	Un-allocated instruction codes are equivalent to BYPASS.	
7.2.1(c)	There is no device ID register.	
7.6.1(b)	Single-step operation requires external control of the system clock.	
7.9.1()	There is no RUNBIST facility.	
7.11.1()	There is no IDCODE instruction.	
7.12.1()	There is no USERCODE instruction	
8,1,1(b)	There is no device identification register.	
8.2.1(c)	Guaranteed for all public instructions. The apparent length of the path from TDI to TDO may change under certain circumstances while private instruction codes are loaded.	
8.3.1(ơ-i)	Guaranteed for all public instructions. Data may be loaded at times other than on the rising edge of TCK while private instructions codes are loaded.	
10.4.1(e)	During INTEST, the system clock pin must be controlled externally,	
10.6.1(c)	During INTEST, output pins are controlled by data shifted in via TDI.	

Table 94. JTAG Rules

Recommendations

Recommendations	Description	
3.2.1(b)	TCK is a high-impedance CMOS input.	
3.3.1(c)	TMS has a high impedance pull-up.	
3.6.1(d)	(Applies to use of chip).	
	(Applies to use of chip)	

Recommendations	Description	
6.1.1(e)	The SAMPLE/PRELOAD instruction code is loaded during Capture-IR.	
7.2.1(f)	The INTEST instruction is supported.	
7.7.1(g)	Zeros are loaded at system output pins during EXTEST.	
7.7.2(h)	All system outputs may be set high-impedance.	
7.8.1(f)	Zeros are loaded at system input pins during INTEST.	
8.1.1(d.e)	Design-specific test data registers are not publicly accessible	

Table 95. Recommendations Met

Recommendation	Description	
10.4.1(f)	During EXTEST, the signal driven into the on-chip logic from the system clock pin is that supplied externally.	

Table 96. Recommendations Not Implemented

Permissions

Permissions	Description	
3.2.1(c)	Guaranteed for all public instructions.	
6.1.1(f)	The instruction register is not used to capture design-specific information.	
7.2.1(g)	Several additional public instructions are provided.	
7.3.1(a)	Several private instruction codes are altocated.	
7.3.1(c)	(Rule?) Such instructions codes are documented.	
7.4.1(f)	Additional codes perform identically to BYPASS	
10.1.1(i)	Each output pin has its own 3-state control.	
10.3.1(h)	A parallel latch is provided	
10.3.1(i,j)	During EXTEST, input pins are controlled by data shifted in via TDI.	
10.5.1(d,e)	3-state cells are not forced inactive in the Test-Logic-Reset state.	

Table 97. Permissions Met

The start code detector (SCD), in accordance with the present invention, has the task of detecting start codes in the coded data stream. It converts these to Tokens for further internal processing by the system

In addition to this task there are a series of features that support, for example, channel change.

Start Code Detector Registers

Table 98 illustrates the registers for the start code detector of the present invention.

				and property and critical.
Addr (Hex)	ВИ по.	Dirfreset	Register Name	Description .
06	7	RW/O	acdp_access	This bit must be set to one before the values in register location Co27 may be written to reliably. This causes the SCD to stop processing data so that there is never any contention between the register sector of the SCD to modify the register sector. Once the value one has been written to scdp_access, the microprocessor must poil sedp_access, the microprocessor must poil sedp_access, the microprocessor must poil to continue processor and valt until it reads back 1. Once the required accesses have been made to location both, the value of should be written to scdp_access to enable the SCD to confinue processing data.
L	6		(not used)	

Article (Mare)	Bil no	Dirfreset	Register Name	Description
	5	RW1	discard_extension	When discard_extension is 1, any extension data that is not recognized as MPS_C_BMPB_ML is discarded at the stant code detector. When it is 0, through the code data is passed inrough the code data buffer to the parser. With the standard microcode,
	L			there is no point in setting discard_extension to 0.
	4	RW/1	discard_user	When discard_user is 1, any user date is discarded at the star code detector. When it is 0, used date is peased through the coded date is peased through the coded date buffer to through the coded date buffer to through the coded date buffer to through the code and in the parser, care must be exercised in discard_user is set to 0. Note that the system cannot deal with arbitrary amounts of user calls.
	3	RW/0	after_search_stop	Used in conjunction with the start_code_search facility.
	2	RIVIO	flag_picture_end	This is set to 1 to enable the flag_picture_end facility.
	1 .	RW/D	after_picture_stop	Used in conjunction with the flag_picture_end facility.
	0	RW/D	after_picture_discard	Used in conjunction with the flag_picture_end facility.
07	7:3	-	(not used)	
	2	RW/0	discard_all	This is set to 1 to enable the discard_all facility.

Addr (Hex)	Bit no.	Dir/reset	Register Name	Description
	1:0	RW/0	start_code_search	A non-zero value in this register- enables the start_code_search facility. See 8.5 on page 84.
00	7	Ī	(not associated with the star	
	6	RW*/0	end_search_event	This bill is set whenever a start_code_search is satisfied. If end_search_mask is also set to 1 then an interrupt will be generated.*
	5	RW/D	unrecognized_start_event	This bit is set whenever an unrecognized start code is delected. If unrecognized_start_mask is also set to 1, then an interrupt will be generated.
	4	ŘW/0	flag_picture_end_event	This bit is set whenever the end of a picture is detected and flag_picture_end=1. If flag_picture_end_mask is also set to 1 time an interrupt will be generated. See 8.4 on page 82.
	3:0		(not associated with the start	
01	7		(not associated with the start	code detector)
	6	RW/O	end_search_mask	See end_search_event above.
	5	RW/D	unrecognized_start_mask	See unrecognized_start_event above.
	4	RW/0	flag_picture_end_mask	See flag_picture_end_event above.
	3:0	-	(not associated with the start	code detector)

Table 98: Start code detector registers

- event bits are not simple R/W register bits
- all interrupts are conditional on chip_mask being set to 1

Detection of Start Codes

The start code detector of the present invention will only detect start codes that are correctly byte aligned.

The present invention deals only with video start codes. Unrecognized start codes are detected and cause an unrecognized, start_code event. The unrecognized start codes are the system start codes (with values 0x00 (brough 0xff) the reserved start codes (0xb0, 0xb1, and 0xb6) and the sequence_error_code (0xb4).

discard_all Facility

The discard_all facility may be used to discard all data that enters the system. It is possible to select the discard_all facility "manually" by setting the register discard_all to 1. However, it is necessary that sortp access must first be set to 1 and then polled until it reads-beck 1. Generally, it is typical to enter this mode automatically as part of the flag-plotture_end feature.

The present invention will continue to discard all data until either the value 0 is written to discard, all or a FLUSH Token is encountered. Note that FLUSH Token that the resets discard, all is detected from the stream of tokens and does not affect the parser or any subsequent blocks of circuits.

flag_picture_end Facility

The flag_picture_end facility, in accordance with the present invention, is intended to allow a clean termination of decoding by waiting until the end of a picture before stopping the flow of data into the system. The parser, therefore, will see no incomplete pictures.

Figure 120 illustrates as a flow chart the flag_picture_end facility. As shown, it is possible to generate an interrupt (flag_picture_end_event) when the end of the picture is detected. This may cause the SCD to stop processing calle until the interrupt is serviced. Afternatively, the SCD may be allowed to proceed.

If after-picture_discard is set to 1, then after the end of the picture is detected, all subsequent data will be discarded. This is most useful for discarding the trailing data from one channel that is "in flight" in the system demultiplexor prior to a channel change.

Note that the start_code_search facility in this embodiment takes priority over flag_pleture_end facility. In this way, the data that is being discarded due to the start_code_search is not examined to determine whether the end of a picture has been reached.

start code search Facility

in the invention, the SCD can be set to search for specific types of start codes. This may be used, for instance, after a channel change to search for a sequence start code before decoding commences.

start_code_search	Start codes that end the search
0	(none - normal operation)
1	picture_start_code, group_start_code and sequence_start_code
2	group_start_code and sequence_start_code
3	sequence_start_code

Table 99. start_code_search Modes

The search mode is entered by writing a non-zero value into start_code_search. The start code detector will then search for the appropriate start codes as indicated by Table 99, All data and Tokens are discarded while the search continues. When one of the appropriate start codes is encountered, the search ends, start_code_search is set to zero and an interrupt may optionally be generated.

Note also that a FLUSH Token will terminate the search as if one of the indicated start codes had been encountered. However, in the special case that the FLUSH Token is terminating the discard_all function, the search is not terminating the discard_all function. The search is not terminated. Further, this allows a direct transition between the discard_all and a previously selected search mode when the FLUSH Token is encountered.

Figure 121 illustrates as a flow chart the start_code_search facility, in accordance with the present invention...

SCD Example - Channel Change

- An example of the using the SCD facilities in the invention is shown in the following sequence of actions which effect a channel change operation.
 - The controlling microprocessor recognizes the need for a channel change (perhaps responding to a signal from a remote control unit). The microprocessor will use the flag_picture_end facility of the SCD by writing:
 - · I in to flag_picture_end

 - I in to after picture discard
 I in to flag picture end mask

- When the start code detector detects the end of the current picture, it immediately starts to discard all subsequent data. The microprocessor is interrupted and determines that the cause of the interrupt was IRag_picture, red_event. The microprocessor first prepares the start code detector for the new channel by writing. 2)
 - 3 (search for sequence_start) into start_code_search.
 1 to flag_picture_end_event (to clear the event)
- Then the microprocessor retunes the tuner to select the new channel. 3)
- After the last data from the old channel is transferred into the system (and before the first data from the new channel) a FLUSH Token is interned. (Ahemanively, the value 0 is written to distant, all.) The same noed detector, therefore, stopp disearding the data (from the old channel) and starts searching (the data from the new channel) for a sequence solu-4)
- Once the sequence start code is detected, the start code detector ceases discarding data and resumes normal decoding 5)

246

The video parser, in accordance with the present invention, is responsible for decoding the video data stream. It is implemented as a microprogrammed processor

In the normal course of events, there is little need to interact with the video parser and many simple applications may simply let it get on with its job of decoding video

However, the video parser is able to notify the controlling microprocessor when it detects unusual or unexpected events, such as bistream errors. In all cases, the microcode includes code to recover from (and concall) errors so that it is safe to ignore bistream errors. However, the knowledge that bintream errors are occurring may be useful for diagnostic purposes.

Furthermore, some aspects of Timestamp management are dealt with in the parser's microcode processor. These are documented in Chapter 10

Parser Registers

The registers used by the parser as shown in Table 100

Address (Hex)	Bil no.	Dirfreset	Register Name	· Description
10	7.1	RW	(parser_etrl)	No function allocated
	0	RW	parser_continue	Used in certain situations to indicate to the parser whether is should continue with its current activity or return to normal decoding.
11	7;0	RW	parser_status	Used to indicate the status of the parser in certain conditions
12	7:0	RO	parser_error_code	This location contains an error code when the parser has interrupted and is waiting to be serviced. This indicates the reason for the interrupt.

Address (Hex)	Bit no.	Dir/resel	Register Name	Description
15	7	RW.0	parser_access	The state I must be written to this register to reable access to the other paper registers. The reable access to the other paper registers. The coverolling microprocessor paper registers are the multi it reads beat the value I indicating that the paper has stopped processing data and can be accessed. Note that as a special case if the parser is scoped whiting for interrupt to be serviced paper, error, code may be read broken for writing I to parter access.
	6:0	RW	reg_keyhole_addr	This register is used to address the location in the parser's internal register file that may be written to or read from via reg_keyhole_data. Note that each access (read or write) to reg_keyhole_data increments reg_keyhole_data increments reg_keyhole_data by one.
14	70	RW	reg_keyhole_data	A read from this location actually reads data from the parser's register file at the location indicated by reg_keybole_addr_Similarly a write to this location actually writes to the parser's register file at the location indicated by reg_keybole_addr
15	7.0		(not used)	
16	7.0	RW	user_keyhole_addr	This register is used to address the location in the user data RAM that may be written to or read from via user_keyhole_data. Note that each access (read or write) to user_keyhole_data increments user_keyhole_addr by one.
17	7:0	RW	user_keyhole_data	A read from this location actually reads data from the user data RAM at the location indicated by reg_keyhole_addr. Similarly a write to this location actually writes to the user data RAM at the location indicated by reg_keyhole_addr.
00	7.4		(not associated with the parser)	

Address (Hex)	Bil no.	Divreset	Register Name	Description
	3	RW"/0	parser_event	This bit is set whenever the parser detects an error condition. If parser mask is also set to 1 then an interrupt will be generated.
	2:0	I-	(not associated with	the parser)
01	7:4	-	(not associated with the parser)	
	6	RW/0	parser_mask	See parser_event above
_	3.0	-	(not associated with t	

Table 100. Parser Registers

- event bits are not simple RAW register bits.
 all interrupts are conditional on chip_mask being set to 1.

Error Codes

Whenever the parser detects an event condition, it sets parser_event II parser_mask is set to I (indicating that the user system is linerested in servicing parser events) the parser stops processing and (assuring that chip_mask is set to I) as interrupt is generated

On responding to the interrupt the controlling microprocessor should read parser_error_code to determine the cause of the event. Table 101 provides the complete list of defined error codes in this regard.

After the controlling microprocessor has responded to the event in the appropriate manner it must allow the parser of the present invention to resume processing. This is done by cleaning the event by writing the value 1 to parser_event.

Code	Name	Description
	ERR_USER_DATA	Indicates that user data has been encountered and is present in the user data RAM.

Table 101. Parser Error Codes

Dealing with User Data

249

Small amounts of user data may be read out from the parser. By default, all user data is discarded by the man code detector. This is to protect the system from the inappropriate use of large amounts of user data which would be beyond its capabilities.

In order to allow user data to reach the parser the register discard_user must be set 0. Whenever user data is encountered in the bitstream the bytes of data are buffered up in an on-chip user data. RAM. The RAM has space for 192 bere of data to be fuffered. When all of the bytes of user data have been read (or the RAM it is full) the parser will generate an event (ERR_USER_DATA) which allows the countriling microprocessor to read the data from the RAM.

Before the user data RAM is mad, the microprocessor must first obtain access to the parser's internal registers by setting passer, secrees to I and then polling this bit until it reads back 1. The number of bytes in the user data RAM is indicated by parser, ratus. I be user-data RAM cannot be accessed directly. Instead, it is necessary to write the address that is to be read into ourse, keybole, addri (usually zero) then data is read from user-keybole, addri automatically incremented each time that a read is performed from user-keybole, addri automatically incremented each time that a read is performed from user-keybole, addri automatically incremented each time that a read is performed from user-keybole, addri automatically incremented each time that a read is performed from user-keybole, data, the appropriate number of bytes of user data can be read very quickly.

If there are less than 192 bytes of user data, then all of the data is dealt with by a single event. If there are more than 192 bytes, then purser latest will contain 192 bytes the first time that ERR_USER_DATA is generated. After the event has been cleared (by writing zero to parser general and then 1 to parser green) the microcode will interrugate parser_continue to determine when to do next

If parser_continue is 1 the parser continues dealing with user data. The remaining bytes of user data for the next 192 bytes) are parsed from the stream and the process repeats. However, if parser_continue is 0 then the parser distands the remaining user data and proceeds with normal video decoding. Note that even if parser_continue is zero, the first ERR_USER_DATA even will haven be always to be generally as the part of the parser.

Limiting the Amount of User Data

If it is inserted that user data ahould be used, it is important that this is limited in order that the realtime decoding of video data can be guaranteed in accordance with the present invention. It is very difficult to specify the acceptable limit on user data since it depends on many external constraints such as the interrupt response time of the convoling microprocessor and the time taken in trada such as the interrupt response time of the convoling microprocessor and the time taken in trada bere of deat from the system. As a guide, the amount of user data should be limited to the amount that can be guaranteed to be read from the system in about 50ps (including interrupt response time etc.).

User Data RAM

During the decoding of picture data, the user RAM is used by the microcode processor for other purposes (storage of concesiment motion vectors, for instance). For this reason, it is not possible to leave data in the RAM and expect it to be preserved for later use.

The present invention includes circuitry to assist in the management of video time stamps. It is assumed that the external circuitry associated with the MPEG system stream parser has recovered a stable 27 MHz clock by using the clock references (Programmed Clock Reference or System Clock Reference as appropriate).

The circuitry, in accordance with the present invention, is, therefore, concerned with starting video decoding at the appropriate time to ensure synchronization with audio and, thereafter, monitoring video timestamps to ensure continued synchronization. In the absence of errors, no subsequent correction will be required

It is desirable to avoid the need to transfer clock reference information into the video decoder Hardware is divided into two areas, a circuit associated with the input stages of the system for loading video time stamps and a real-time counter that is associated with the video parser circuitry.

System Organization

The present invention includes a counter that is incremented at regular intervals derived from the 27 Mdz SYSCLOCK. The system for timestamp management depends (conceptually) on a second copy of this counter being maintained doubtied of the system. There two counters are inbitilized to the same value by being reset by the same signal. Thereafter, the two counters free-tun.

The present invention performs its timestamp management with respect to its internel time counterdenoted "Addotime". To assure that the correct comparisons are made, the wideo timestumps are modified by the system decoder. It is not necessary to know the absolute time - simply the difference between the actual time that a picture is decoded and the nominal time it should have been decoded.

Equation 1 below denotes this by setting the difference between the video time counter and the modified time stamp equal to the difference between the actual "time" (derived from the clock references) and the timestamp. Equation 2 is merely a reorganization of the variables to derive the modified time stamp.

EQ 1:

videotime - modifiedtimestemp = timestemp - time

EQ 2:

modifiedtimestamp = videolime + (timestamp - time)

Figure 122 shows one possible organization of the arithmetic to derive the modified time stamp, in reality, it is most likely that the actual additions (and the shift) will be performed on a processor rather than in decided bardware. There are, of course, many other ways to derive the same numeric value of the modified time stamp. For instance, rather than

having a copy of the <u>videotime</u> counter, it may be better to simply record the value of "Ima", when the RESET_TIME pin of the invention was lest asserted. From this information and the outernt value of "time" it is always possible to deduce the current contents of video time within the system.

It will be appreciated that any suitable rearrangement of arithmetic operations that yields a suitable value of the modified time stamp may be used.

As about in Figure 122, the modified limestamps used by the invention use only sisteen Thin produced in two ways. First, since the difference between time and the timestamp (used invention to the beding timestamp (used invention to the beding timestamp (used invention to the beding timestamp). So noted always to mail, the more significant bits can be discarded by shifting right by four this are also not required and are discarded by shifting right by four this significant this are also not required and are discarded by shifting right by four this.

Thus, the sixteen bits of time information maintained are able to deal with timing errors of up to about 11.5 seconds with an accuracy of about 180 µs (ebout 1% of a field time).




Figure 3



Figure 4





Figure 5









Figure 8




Z Shows microcode control


Tigure 7

1 5 1 10 1 - 1 - 1 -		XX XX AA	Termination Continuation market markets	Substitution Field		ord for Addressirig	
----------------------	--	----------	--	--------------------	--	---------------------	--


Serre 2


Fixed Width W	Fixed Width Word for Addressing				
		Address Field			Substitution
Width Defining Field	Field		Substitution Field	cid	Indicator
Continuation	Termination		Termination	Continuation	
markers	marker		HIGHER		
חת	VVVV	24 yyyy	уууу	χχ	WWWW
000	1	1011	_	000	
1	0	1011	0	111	-







η


























/3














'*16.* 15c


















			The state of the s
	100		
























LARCHOLOJ LARCHOLOJ LARCHOLAZIO V CER. TITITI mimi

-
















SA




Į,




\$






٥ç


k f




Sur data (6:8) aurt.phi aurt.phi THE WILLIAM STATES OF THE STAT 241 126 1241 1156 1241 1136 S175.674 - 411

















Figure 41






Figure 42







4.8






Figure 45



Fr







Figure 42





gure 49







Figure 50






¥














Figure 56













.....



ligure 61

村用十0-1/2024









Figure 63


















Figure 67














Figure 72







Figure 73


. .









igure-76



2,








Figure 80









Figure 81


























Phase 0


Phase 0 Phase 1

) :









(565)

9:




Figure 95

ن ي





Figure 96.









Figure 98

(570)















Figure 102








_
























a: CBLANK is inactive but Y[7:0] still output blanking



.//;







Figure 115

Feetures Feetures	
---	--






. .



•

/12






Figure 120






Figure 121








Figure 124

ABSTRACT

An MPEG video decompression method and epoparatus utilizing a plurality of stages interconnected by a two-wire interface arranged as a pipeline processing machine. Control tokens and DATA Tokens pass over the single two-wire interface for carrying both control and data in token format. A token decode circuit is positioned in certain of the stages for recognizing certain of the tokens as control tokens pertinent to that stage and for passing unrecognized control tokens along the pipeline. Reconfiguration processing circuits are positioned in selected stages and are responsive to a recognized control token for reconfiguring such stage to handle an identified DATA Token. A wide variety of unique supporting subsystem circuitry and processing techniques are disclosed for implementing the system, including memory addressing, transforming data using a common processing block, time synchronization, asynchronous swing buffering, storing of video information, a parallel Huffman decoder, and the like.